《数字设计原理与实践_第四版_课后习题答案》由会员分享，可在线阅读，更多相关《数字设计原理与实践_第四版_课后习题答案（41页珍藏版）》请在金锄头文库上搜索。
1、第1章习题参考答案:1-6 一个电路含有一个2输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化？解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。第2章习题参考答案:2.2 将下面的八进制数转换成二进制数和十六进制数。(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) 25353218=10 101 011 101 0
2、11 010 0012=ABAD116(e) 7436.118=111 100 011 110.001 0012=F1E.2416(f) 45316.74748=100 101 011 001 110.111 100 111 12=4ACE.F2C162.3 将下面的十六进制数转换为二进制数和八进制数。(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=14152
3、08(e)9E36.7A16=1001 1110 00110110.0111 10102=117066.3648(f)DEAD.BEEF16=1101 1110 1010 1101.1011 1110 1110 11112=157255.57567482.5 将下面的数转换成十进制数。(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183(d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j
4、) 15C.3816=348.218752.6 完成下面的数制转换。(a) 125= 1 111 1012(b) 3489= 66418(c) 209= 11 010 0012(d) 9714= 227628(e) 132= 10 000 1002(f) 23851= 5D2B16(g) 727= 104025(h) 57190=DF6616(i) 1435=26338(j) 65113=FE59162.7 将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 101000000 C: 11111111
5、0(d) S: 11011111 C: 110000002.8 利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b)D：111 101 B：1110000(c) D：10000110 B：00111000 (d)D：1101101 B：111100102.11 写出下面每个十进制数的8 位符号数值，二进制补码，二进制反码表示。(a) +25 原码: 0001 1001 反码: 0001 1001 补码:0001 1001(b) +120 0111 1000 0111 1000 0111 1000(c) +82 0101 0010 0
6、101 0010 0101 0010(d) 42 10101010 11010101 11010110(e) 6 1000 0110 1111 1001 11111010(f) 111 1110 1111 1001 0000 1001 00012.12 指出下面8 位二进制补码数相加时是否发生溢出。(a)1101 0100+1110 1011= 1011 1111 不存在溢出(b)1011 1111+1101 1111= 1001 1110 不存在溢出(c)0101 1101+0011 0001= 10001110 存在溢出(d)0110 0001+0001 1111= 1000 0000 存
7、在溢出2.33 对于5 状态的控制器，有多少种不同的3 位二进制编码方式？若是7 状态或者8状态呢？解：3 位二进制编码有8种形式。对于5 状态，这是一个8中取5的排列：N=8x7x6x5x4= 6720对于7 状态，这是一个8中取7的排列：N=8x7x6x5x4x3x2= 40320对于8 状态，种类数量与7 状态时相同。2.34 若每个编码字中至少要含有一个0，对于表2-12 的交通灯控制器，有多少种不同的3 位二进制编码方式？解：在此条件下，只有7种可用的3 位二进制码，从中选取6 个进行排列，方式数量为：N=7x6x5x4x3x2=50402.35 列出图2-5 的机械编码盘中可能会产
8、生不正确位置的所有“坏”边界。解：001/010、011/100、101/110、111/0002.36 作为n 的函数，在使用n 位二进制编码的机械编码盘中有多少个“坏”边界？解：有一半的边界为坏边界：2n-1。数字逻辑第3 章参考解答：3.11 对图X3.11（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。解：Z=(AB+C+D)3.12 对图X3.11（b）所示的OAI 电路图，采用AND，OR,INV 画出对应的逻辑图。解：Z=(A+B)CD)13 画出NOR3 对应的电路图。解：3 输入端或非门结构应为：上部3个P 管串联，下部3个N 管并联，结构如图所示。3
9、.15 画出OR2 所对应的电路图。解：在NOR2 电路的输出端后面级联一个INV。3.59 画出图X3.59 逻辑图所对应的电路图。解：3.21 若输出低电平阈值和高电平阈值分别设置为1.5V 和3.5V，对图X3.21 所示的反相器特性，确定高态与低态的DC 噪声容限。解：由图中可以看到，输出3.5V 对应的输入为2.4V,输出1.5V 对应的输入为2.5V； 所以，高态噪声容限为：3.5-2.5=1V;低态噪声容限为：2.4-1.5=0.9V。3.26 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。解：采用极端值计算（对商用芯片，最低电源电压设为4.75V）表中所列输出
10、电压与电流关系如图所示：根据电流定律，高态输出时可以建立下列方程：p nR R 0.35 0.02 = 4.4 p nR R 0.91 4 = 3.84 联立求解可得：R= 0.151k = 151p低态输出时可以建立下列方程：n pR R 0.1 0.02 = 4.65 n pR R 0.33 4 = 4.42 联立求解可得：R= 0.060k = 60n3.27 对于表3-3 所列的74HC00 ， 若设VOLmax=0.33V,VOHmin=3.84V,Vcc=5V,对于下列电阻负载，确定该系列的商用器件是否能够驱动（任何情况下输出电流不能超出IOLmax和IOHmax）.解：根据表3-
11、3，对于选定的输出电压，最大输出电流限制为4mA.c)820接地：考虑高态输出，等效电路如下：I=3.84/0.82=4.683 4mA 不能驱动。e) 1k接Vcc：考虑低态输出，等效电路如下：I=（5-0.33）/1=4.674mA 不能驱动。f) 1.2k接Vcc, 820接地：需要分别考虑低态输出和高态输出。低态输出等效电路如下：I=（2.03-0.33）/0.487 = 3.49Q。解：利用3块74x682（8位数值比较器）分别进行高中低3个8 位段的比较；将各段的PEQQ_L 进行NAND 运算，可以得到PEQQ（P=Q）；PEQQ=PEQQ1+PEQQ2 +PEQQ3 =(PEQ
12、Q1+PEQQ2+PEQQ3)利用下式可以得到PGTQ（PQ）：(1(12) (1 2 3)1 1 2 1 2 3 PGTQ PEQQ PGTQ PEQQ PEQQ PGTQ PGTQ PGTQ PEQQ PGTQ PEQQ PEQQ PGTQ = + + + = + + 电路连接图如下所示：6-97 设计一个3 位相等检测器，该器件具有6 个输入端：SLOT2.0和GRANT2.0，一个低电平有效的输出端MATCH_L。利用表6-2，6-3 提供的SSI 和MSI 器件，设计出最短时间延迟的器件。解：采用表6-3 的74FCT682，延迟时间为11 ns。器件连接图如下：7.4 画出图7-5
13、 中所示的S-R 锁存器的输出波形，其输入波形如图X7-4 所示。假设输入和输出信号的上升和下降时间为0，或非门的传播延迟是10ns（图中每个时间分段是10ns）解：7.5 用图X7-5 中的输入波形重作练习题7-2。结果可能难以置信，但是这个特性在转移时间比传输时间延迟短的真实器件中确实会发生。解：7.41 将图X7-41 中的电路与图7-12 中的锁存器进行比较。请证明这两个电路的功能是一致的。图X7-41 中的电路常用于某些商用D锁存器中，在什么条件下该电路性能更好？解：当C=0 时，输入端2个与非门都关断，功能相同。当C=1 时，输入端2 个与非门等同于反相器，功能也相同。从传输延迟和
14、电路代价比较：图X7-41 的优点为节省一个反相器，电路代价较小，电路建立时间少一个反相器延迟，所需建立时间较短。缺点为下端输入的传输延迟较长（与非门比反相器长）。7.6 图7-34 表示出了怎样用D 触发器和组合逻辑来构造带有使能端的T触发器。请表示出如何用带有使能端的T触发器和组合逻辑来构造D触发器。解：先写出对应的特性表，再建立相应组合逻辑的卡诺图，最后写出激励组合逻辑的最小和表达：T=DQ+DQ7.7 请示出如何使用带有使能端的T 触发器和组合逻辑来构造J-K触发器。解：先写出对应的特性表，再建立相应组合逻辑的卡诺图，最后写出激励组合逻辑的最小和表达：T=JQ+KQ7.12 分析图X7
15、-9 中的时钟同步状态机。写出激励方程，激励/转移表，以及状态/输出表(状态Q1Q2=0011 使用状态名AD)。解：激励方程D1=Q1+Q2 D2=XQ2输出方程Z=Q1+Q2激励/转移表：现态和输入为变量，激励为函数，根据D触发器特性方程，激励/转移表可表达：采用题中要求的状态命名，状态/输出表为（本题为moore 输出）：7.18 分析图X7-18 中的时钟同步状态机，写出激励方程，激励/转移表，以及状态表(状态Q2Q1Q0=000111 使用状态名AH)。解：激励方程 ：D2 =Q1D1 =Q0D0 =Q2Q1+Q2Q0+Q2 Q1Q0激励/转移表为：采用题中要求的状态命名，状态表为：
16、7.20 分析图X7-20 中的时钟同步状态机。写出激励方程，激励/转移表，以及状态/输出表(状态Q1Q2=0011 使用状态名AD)。解：激励方程为T1 =YT2 =XYQ1输出方程为Z=XQ2激励表为：考虑到T 触发器的特性方程为：Q* =TQ+TQ将激励方程代入，可以得到转移方程为：Q1* =YQ1+YQ1Q2* =XYQ1Q2+(X+Y+Q1)Q2转移表为：采用题中要求的状态命名，状态/输出表为：7.44 画出一个具有2个输入INT 和X 以及1 个Moore 型输出Z的时钟同步状态机的状态图。只要INT 有效，Z 就一直为0。一旦INT信号无效，Z 为0且应保持到X在连续4 个时钟触发沿上为0011 或1100，然后Z 的值才变为1，并且保持到INT 信号再次有效为止。要求画出整齐的状态平面图（即不要有交叉线）（提示：要求状态数不超过10）。解：7.46 用D 触发器设计一
