多路彩灯控制的设计EDA课程设计

上传人:206****923 文档编号:42678421 上传时间:2018-06-03 格式:DOC 页数:10 大小:178.50KB
返回 下载 相关 举报
多路彩灯控制的设计EDA课程设计_第1页
第1页 / 共10页
多路彩灯控制的设计EDA课程设计_第2页
第2页 / 共10页
多路彩灯控制的设计EDA课程设计_第3页
第3页 / 共10页
多路彩灯控制的设计EDA课程设计_第4页
第4页 / 共10页
多路彩灯控制的设计EDA课程设计_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《多路彩灯控制的设计EDA课程设计》由会员分享,可在线阅读,更多相关《多路彩灯控制的设计EDA课程设计(10页珍藏版)》请在金锄头文库上搜索。

1、 物理科学与技术学院物理科学与技术学院EDA 课程设计课程设计课课 题题: 多路彩灯控制的设计多路彩灯控制的设计 专业班级:专业班级: 电信电信 0802 班班 姓姓 名:名: 王王 俊俊 学学 号:号: 200822240223 指导老师:指导老师: 冯冯 杰杰 日日 期:期: 2010 年年 12 月月 24 日日 多路彩灯控制的设计多路彩灯控制的设计姓名: 王俊 学号:200822240223 专业班级:电信 0802 班摘摘 要:要:当今时代科技发展日异月新,彩灯作为一种景观应用越来越多。在电子电路设计领域中,电子设计自动化(EDA)工具已成为主要的设计手段。它的发展给电子系统的设计带

2、来了革命性的变化,EDA软件设计工具,硬件描述语言,可编程逻辑器件(PLD)使得EDA技术的应用走向普及。本次设计是十六路彩灯控制器,现代生活中,彩灯已经成为必不可少的景观,本次设计本着与实际生活密切联系的原则,论述了使用VHDL设计十六路彩灯控制器的过程。VHDL为设计提供了更大的灵活性,使程序具有更高的通用性。同时也提高了设计的灵活性、可靠性和可扩展性,为大学生更好地认识社会提供了很好的机会。关关 键键 词:词: 电子设计自动化(EDA);VHDL; 彩灯控制器; 一、彩灯控制系统的实现一、彩灯控制系统的实现1.1设计思路设计思路用 VHDL 语言设计了一个十六路彩灯控制器,六种花型循环变

3、化,有清零开关,并且可以选择快慢两种节拍。本控制电路采用 VHDL 语言设计。运用自顶而下的设计思想,按功能逐层分割实现层次化设计。根据多路彩灯控制器的设计原理,将整个控制器分为两个部分,分别为时序控制模块和显示控制模块。时序控制模块实现的功能是产生 1和的时钟信号。显示控制模块中实现的六种花型分别为:“0001000100010001“1010101010101010“0011001100110011“1101101101100110“1001010010100101“0100100100100100“整个电路仅有时序控制和显示控制两个模块。1.2 设计原理设计原理用 VHDL 进行设计 ,

4、首先应该了解 ,VHDL 语言一种全方位硬件描述语言 ,包括系统行为级 ,寄存传输级和逻辑门级多个设计层次。应充分利用“自顶向下” 的设计优点以及层次化的设计概层次概念对于设计复杂的数字系统是非常有用它使得人们可以从简单的单元入手 ,逐渐构成庞大而复杂的系统 。根据系统设计要求可知,整个系统共有三个输入信号:控制彩灯节奏快慢的基准时钟信号 CLK_IN ,系统清零信号 CLR ,彩灯节奏快慢选择开关CHOSE_KEY;共有十六个输出信号 LED15.0,分别用于控制十六路彩灯。据此,我们可以将整个彩灯控制电路 MODEL 分为两大部分:时序控制电路MODEL1 和显示控制电路 MODEL2。系

5、统的工作原理如下:时序控制电路 MODEL1 根据输入信号 CHOSE_KEY, CLR ,CLK_IN 产生的符合一定要求的、供显示控制电路 MODEL2 使用的控制时钟信号,而显示控制电路MODEL2 则根据时序控制电路 MODEL1 输入的控制时钟信号,输出六种花型循环变化的、控制十六路彩灯工作的控制信号,这些控制信号加上驱动电路一起控制彩灯工作。首先应进行系统模块的划分 ,规定每一模块的功能以及各个模块之间的接口。最终设计方案由一个十六路彩灯花样循环显示控制器和一个时序控制分模块组成。时序控制模块根据输入信号不同频率的选择不同的时钟信号输送到彩灯循环显示控制器 ,从而达到控制彩灯闪烁速

6、度的快慢。1.3 整体框图整体框图二、模块设计及功能二、模块设计及功能一、一、模块功能描述模块功能描述时序控制模块的功能是产生输入脉冲的分频脉冲信号和分频脉冲信号,以此控制十六路彩灯的快慢节奏变化。显示控制模块的功能是使电路产生六种花型并且循环显示,以此实现本次课程设计要求实现的多路彩灯控制器的花型循环显示功能。模块的设计使得程序得以实现,对于程序的理解和对模块的设计紧密的联系起来利用 EDA 技术方便快捷的实现了设计。用 VHDL 进行设计,首先应该理解,VHDL 语言是一种全方位硬件描述语言,包括系统行为级,寄存器传输级和逻辑门级多个设计层次。应充分利用 VHDL“自顶向下”的设计优点以及

7、层次化的设计概念,层次概念对于设计复杂的数字系统是非常有用的,它使得我们可以从简单的单元入手,逐渐构成庞大而复杂的系统。2.12.1 时序控制模块时序控制模块时序控制模块是本程序的 时钟信号选择模块,它的功能是产生输入脉冲的分频脉冲信号和分频脉冲信号,以此控制十六路彩灯的快慢节奏变化。时序控制模块在本电路中起着至关重要的作用,它以彩灯闪动快慢节奏的变化实现了多路彩灯绚丽多彩的花型节奏变化。时序控制电路是整个电路中一个分模块,它的设计对十六路彩灯控制器设计的顺利完成起着决定性的作用。以下是时序控制电路编译与仿真:时序控制模块文本:LIBRARY IEEE; USE IEEE.STD_LOGIC_

8、1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY MODEL1 IS PORT(CHOSE_KEY,CLK_IN, CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC); END ; ARCHITECTURE ONE OF MODEL1 ISSIGNAL T1:STD_LOGIC;BEGIN PROCESS(CLK_IN,CLR,CHOSE_KEY)IS VARIABLE T2:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGIN IF CLR=1THEN T1FLOWERFLOWERFLOWERFLOWERF

9、LOWERFLOWERFLOWER=F6;CURRENT_STATE=S1;END CASE;END IF;END PROCESS;LED=FLOWER;END ;仿真结果:2.3 整个电路系统的整个电路系统的 VHDL 源程序源程序LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MODEL ISPORT (CLK_IN , CLR ,CHOSE_KEY:IN STD_LOGIC;LED: OUT STD_LOGIC_VECTOR (15 DOWNTO 0); END; ARCHITECTURE ONE OF MODEL ISCOMPONEN

10、T MODEL1 ISPORT (CHOSE_KEY, CLK_IN, CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC);END COMPONENT MODEL1;COMPONENT MODEL2 ISPORT(CLK, CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END COMPONENT MODEL2;SIGNAL S1:STD_LOGIC;BEGINU1:MODEL1 PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1);U2:MODEL2 PORT MAP(S1,CLR,LED); E

11、ND;整体电路的仿真:2.4 设计技巧分析设计技巧分析 (1) 在时序控制电路 MODEL1 的设计中,利用计数器计数达到分频值时,对计数器进行清零,同时将输出信号反向,这就非常简洁地实现了对输入基准时钟信号的分频,并且分频信号的占空比为 0.5。(2) 在显示控制电路 MODEL2 的设计中,利用状态机非常简洁地实现了六种花型的循环变化,同时利用六个十六位常数的设计,可非常方便地设置和修改六种花型。(3) 对于顶层程序的设计,因本系统模块较少,既可使用文本的程序设计方式,也可使用原理图的设计方式。但对于模块较多的系统,最好使用文本的程序设计方式。三、总结三、总结通过此次课程设计实验让我学习到

12、:无论多么复杂的设计都是从最基本的原理演变而来的,万变不离其宗,高楼平地起。还是要把最基本的 VHDL 语言弄透,逐渐构成庞大而复杂的系统。平时在电脑上操作,把书本上的例题个个弄懂,不懂的地方及时问同学、老师,或者在网上查相关资料。多在实验室里做一些实际的仿真,毕竟有些情况下理论和实际有很大的差别。多总结规律,多和同学交流学习别人好的想法。同时也要关注一些比较前沿的知识,看看专业发展的趋向。为未来的发展做好铺垫。四、参考文献四、参考文献1、吕晓兰.基于 VHDL 实现的十六路彩灯控制系统M.信息技术,2007,(6):.2、吴长虹等.基于 VHDL 的数字系统优化设计M.电脑知识与技术,2006,(12):.

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号