《基于DSP的视频采集系统的设计》由会员分享，可在线阅读，更多相关《基于DSP的视频采集系统的设计（16页珍藏版）》请在金锄头文库上搜索。
1、山东建筑大学山东建筑大学课课 程程 设设 计计 说说 明明 书书题 目： 基于 DSP 的网络通信系统的设计课 程： DSP 原理及应用课程设计院 （部）： 信息与电气工程学院专 业： 电子信息工程班 级： 电信 071学生姓名： 学 号： 指导教师： 张君捧完成日期： 2010 年 7 月山东建筑大学信息与电气工程学院课程设计说明书I目 录摘 要.II1 设计目的与要求.12 设计内容.22.1 理论依据.22.2 方案设计.22.2.1 视频信号采集系统特性.32.2.2 图象采集系统设计.42.2.3 系统仿真.42.3 器件选型.62.4 系统设计.10总结与致谢.11参考文献.12附
2、录.13山东建筑大学信息与电气工程学院课程设计说明书II摘 要网络通信系统（CNS）是楼内的语音、数据、图像传输的基础，同时与外部通信网络（如公用电话网、综合业务数字网、计算机互连网、数据通信网及卫星通信网等）相连，确保信息畅通。 CNS 应能为建筑物或建筑群的拥有者（管理者）及建筑物内的各个使用者提供有效的信息服务。 CNS 应能对来自建筑物或建筑群内外的各种信息予以接收、存贮、处理、交换、传输并提供决策支持的能力。CNS 提供的各类业务及其业务接口，应能通过建筑物内布线系统引至各个用户终端。 。 （这段是介绍设计背景，或者是对设计的总体描述）本设计做作的是一个基于 DSP 的视频采集系统。
3、考虑到高速实时处理及实用化两方面的具体要求，需要开发一种具有高速、高集成度等特点的视频图象信号采集系统，为此系统采用专用视频解码芯片和复杂可编程逻辑器件(CPLD)构成前端图象采集部分。以 CPLD 器件作为控制单元和外围接口，以 FIFO 为缓存结构，能够有效地实现视频信号的采集与读取的高速并行，具有整体电路简单、可靠性高、集成度高、接口方便等优点（下面开始写你在本设计中做作的工作，如设计了什么硬件，软件等。 ） 关键词：CPLD；DSP；视频采集；TI山东建筑大学信息与电气工程学院课程设计说明书11 1 设计目的与要求设计目的与要求数字图象处理技术在电子通信与信息处理领域得到了广泛的应用，
4、设计一种功能灵活、使用方便、便于嵌入到系统中的视频信号采集电路具有重要的实用意义。在当前竞争如此激烈的社会，掌握以一技之能十分重要，对我所学的专业，是十分重要的一部分，学好 DSP 将会对我的将来的深造与就业都会有十分大的帮助，因此，以这次的课程设计为引导，在设计中不断学习，通过不同途径，初步掌握 DSP 的各项性能，熟悉其设计原理，了然于心，对将来会有很大的帮助本课程设计要求：输入信号为 1 路 AV 视频信号，要求系统能对 1 路输入信号进行实时采集、数字化处理、压缩、存储，要保证一定的录像质量。山东建筑大学信息与电气工程学院课程设计说明书22 2 设计内容设计内容2.12.1 理论依据理
5、论依据数字图像处理中，由于数据量大、算法难度高，因此实时性成为技术难点之一。如果采用专用电路实现，虽然实时性得到保证，但系统的灵活度大大降低。因此，寻求一种高速通用数字信号处理系统成为当务之急。II 公司推出的 TMS320DM642(以下简称 DM642)型数字信号处理器可实时处理 4 路模拟视频和音频输入、l 路模拟/数字视频和 1 路模拟音频信号输出，适应 PAL/NTSC 标准复合视频 CVBS 或分量视频 Y/C 格式的模拟信号输入，可适应 PAL/NTSC 标准 S 端子或数字 RGB 模拟/数字信号输出，可适应标准麦克风或立体声音频模拟输入及标准立体声音频模拟输出，具有对多路采集
6、数据进行实时处理和分析的功能，可实现数据和图像叠加显示。设计的基于 DSP(数字信号处理器)的数字视频采集及处理系统，主要就系统的硬件电路设计及软件编制进行详细阐述。 本系统的功能是把 CCD 摄像头采集到的模拟视频信号转化成数字视频信号，然后对数字视频信号根据需要进行处理，处理后的结果通过通信模块输送给需要它的诸如机器人等设备。 硬件系统分为数据处理、视频 IO、通信和逻辑功能几个模块，本论文对这几个模块进行了详细阐述，着重讨论了各个模块之间的接口的实现。在系统的电路设计中采用 TI 公司的 DSP 作为数据采集的控制器和数字信号的处理器，视频 IO 模块完成视频信号的模数转换和数模转换，通
7、讯模块利用总线完成本系统与其他设备的通信，逻辑功能模块利用可编程逻辑器件 CPLD完成整个系统的逻辑接口功能。 软件主要分为采集和处理两部分，论文中详细地介绍了这两个部分的工作过程和软件功能的实现，给出了程序设计的流程。2.22.2 方案设计方案设计整个系统分为两部分，分别是图象采集系统和基于 DSP 主系统。前者是一个基于SAA7110A/SAA7110 视频解码芯片，由复杂可编程逻辑芯片 CPLD 实现精确采样的高速视频采集系统；后者是通用数字信号处理系统，它主要包括：64K WORD 程序存储器、64K 山东建筑大学信息与电气工程学院课程设计说明书3WORD 数据存储器、DSP、时钟产生
8、电路、串行接口及相应的电平转换电路等。系统的工作流程是，首先由图象采集系统按 QCIF 格式精确采集指定区域的视频图象数据，暂存于帧存储器 FIFO 中；由 DSP 将暂存于 FIFO 中的数据读入 DSP 的数据存储器中，与原先的几帧图象数据一起进行基于 H.263 的视频数据压缩；然后由 DSP 将压缩后的视频数据平滑地从串行接口输出，由普通 MODEM 或 ADSL MODEM 传送到远端的监控中心，监控中心的 PC 机收到数据后进行相应的解码，并将还原后的视频图象进行显示或进行基于 WEB 的广播。2.2.1 视频信号采集系统特性视频信号采集系统特性视频信号采集系统是高速数据采集系统的
9、一个特例。过去的视频信号采集系统采用小规模数字和模拟器件，来实现高速运算放大、同步信号分离、亮度/色度信号分离、高速 A/D 变换、锁相环、时序逻辑控制等电路的功能。但由于系统的采样频率和工作时钟高达数十兆赫兹，且器件集成度低，布线复杂，级间和器件间耦合干扰大，因此开发和调试都十分困难；另一方面，为达到精确采样的目的，采样时钟需要和输人的视频信号构成同步关系，因而，利用分离出来的同步信号和系统采样时钟进行锁相，产生精确同步的采样时钟，成为设计和调试过程中的另一个难点。同时，通过实现亮度、色度、对比度、视频前级放大增益的可编程控制，达到视频信号采集的智能化，山东建筑大学信息与电气工程学院课程设计
10、说明书4又是以往系统难以完成的。关于这一点，在系统初期开发过程中已有深切体会1。 基于以上考虑，本系统采用了 SAA7110A 作为视频监控系统的输入前端视频采样处理器。2.2.22.2.2 图象采集系统设计图象采集系统设计SAA7110/SAA7110A 是高集成度、功能完善的大规模视频解码集成电路2。它采用PLCC68 封装，内部集成了视频信号采样所需的 2 个 8bit 模/数转换器，时钟产生电路和亮度、对比度、饱和度控制等外围电路，用它来替代原来的分立电路，极大地减小系统设计的工作量，并通过内置的大量功能电路和控制寄存器来实现功能的灵活配置。SAA7110/SAA7110A 可应用的范
11、围包括桌面视频、多媒体、数字电视机、图象处理、可视电话、视频图象采集系统等领域。SAA7110/SAA7110A 的控制总线接口为 I2C 总线。SAA7110/SAA7110A 作为 I2C 总线的从器件，根据 SA 管脚的电平，器件的读写地址可以分别设置为 9CH/9DH(W/R，SA=0)或 9DH9FH(W/R，SA=1)。其内部共计 47 个寄存器，分别控制解码器(00H19H)和视频接口(20H34H)。通过 I2C 总线读、写片内的上述寄存器，可以完成输入通道选择、电平箝位和增益控制、亮度、色度和饱和度控制等功能。但是，有一个问题必须解决，那就是 DSP 芯片没有内置 I2C 总线接口，为此，本系统提出并采用了对 DSP 芯片的两个可编程 I/O 引脚进行软件仿真来实现 I2C 总线控制的方法。由于受 C2000 程序存储空
