《实验3-4全减器+触发器》由会员分享，可在线阅读，更多相关《实验3-4全减器+触发器（4页珍藏版）》请在金锄头文库上搜索。
1、实验三实验三 组合逻辑电路的设计组合逻辑电路的设计一一.实验目的实验目的1. 掌握中规模集成数据选择器的逻辑功能及使用方法。2. 学习用数据选择器构成组合逻辑电路的方法。二二. 实验仪器设备实验仪器设备1. 数字电路实验箱2. 芯片 74LS151、74LS153三三. 实验内容和步骤实验内容和步骤1.测试数据选择器 74LS151 的逻辑功能。2.测试数据选择器 74LS153 的逻辑功能.3.选用合适的数据选择器设计全减器：（1） 写出设计过程；（2） 画出接线图；（3） 验证逻辑功能。四四. 预习内容预习内容1. 复习数据选择器的工作原理。2. 用数据选择器对实验内容中各函数式进行预设计
2、。五实验报告1. 用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试；2.总结实验收获、体会。管脚图： 引出端符号： A、B 选择输入端 1C01C3、2C02C3 数据输入端 1G、2G 选通输入端（低电平有效） 1Y、2Y 数据输出端实验四实验四 双稳态触发器双稳态触发器一、实验目的1.熟悉 JK 触发器及 D 触发器的外形及外引线排列。2.验证基本 RS 触发器、JK 触发器及 D 触发器的逻辑功能。二、二、实验仪器设备实验仪器设备1. 数字电路实验箱 2. 示波器3. 芯片芯片 74LS74、74LS76三、三、实验内容和步骤实验内容和步骤1. JK 触发器逻
3、辑功能将 74LS76 的 RD、SD、J、K 端分别接到实验箱中的电平开关上，、分别QQ接到两个逻辑电平指示灯上。（1）置位、复位功能测试：J、K 端置任意状态，按表 4-1 完成测试。（2） J、K 功能测试将 JK 触发器的 CP 端接到实验箱的单脉冲源上，按表 4-2 完成功能测试。（3） 将 JK 触发器接成计数状态（J=K=1） ，CP 端接到实验箱的时钟脉冲发生器的输出端上（） ，用示波器观察波形，并记录其波形。2HzHz100或fQQ、2. D 触发器功能的测试（1）置位、复位功能测试将 74LS74 D 触发器的 RD、SD端分别接电平开关，CP 端接手动脉冲源，置D、CP
4、于任意位置，按表 4-3 完成 RD、SD功能测试。（2）D 功能测试： 按表 4-4 测试 D 触发器功能。四、四、预习内容预习内容1. 掌握各触发器的逻辑功能。2. 熟悉 74LS74、74LS756 的引脚功能。3. 了解 JK、D 触发器的触发方式。 表 4-1RDSDQ 原态Q 现态0 01 10 10 1表 4-4表 4-2表 4-3测试条件测试结果CP 脉冲变化后状态 Qn+1J、K 端 状态Q 原 状态JK预计态实测态预计态实测态0 00 10 01 10 10 10 11 1RDSDQ 原态Q 现态0 01 10 10 1测试条件测试结果CP 变化后触发器状态1nQD原状态nQ 预计态实测态预计态实测态0 0 10 1 1
