《总线、半导体静态存储器》由会员分享，可在线阅读，更多相关《总线、半导体静态存储器（6页珍藏版）》请在金锄头文库上搜索。
1、1总线、半导体静态存储器设计报告学号： 09009113 姓名： 黄海汇 成绩： 学号： 09009115 姓名： 陆伟 成绩： 东南大学计算机科学与工程学院2011 年 10 月2一、一、实验名称：实验名称：总线、半导体静态存储器实验二、实验目的二、实验目的. .(1)熟悉挂总线的逻辑器件的特性和总线传送的逻辑实现方法。(2)掌握半导体静态存储器的存取方法。总线与存储器这是两个内容的实验，为了使实验更加紧凑与实用，现将它们列入同一个实验中。这种安排不仅便于向存储器传递控制信息，存储器地址，传送写入或读出的数据以加深对存储部件基本工作原理的理解，而且还有助于熟悉总线的结构和使用。掌握扩充系统的
2、方法，为后续的整机实验打好基础。三、实验原理三、实验原理 1、总线及其连接电路总线是计算机中传送信息的公共通路、地址、数据和控制信息可通过它在计算机各部件之间传送。总线的结构往往影响计算机系统的信息传送方式和传送效率，影响计算机的系统结构采用总线结构的计算机系统，其中央处理机(或处理器)、内存储器和外部设备等都仅与总线进行信息交换，使系统结构清晰，连线数目少，外部设备可与内存统一编址，系统更新和扩充十分方便。目前许多计算机(特别是微型计算机)都采用总线结构。通常，用于部件与总线连接的器件有两种：TSL 器件：(三套总线电路或输出带三态电路的逻辑器件)和 OC 器件(集电极开路的门电路)。由于集
3、电极开路门构成总线电路时要考虑到负载能力、阻抗匹配等问题，因而仅适用于小规模的总线场合，故目前已渐渐地为 TSL 器件所替代。实用的 TSL 器件有多种，就74 系列集成电路而言已有几十种，其中三态电路总线有总线缓冲器/驱动器/接收器、总线发送器等。如 74LS240、74LS241 和 74LS244 等都是八总线缓冲器/驱动器/接收器。在本实验中用的是 74LS244；74LS242 和 74LS243 是总线收发器。还有不少输出带三态电路的器件，如 D 触发器、D 锁存器等。74LS373 是带三态输出的八 D 锁存器；74LS374 是带三态输出的八 D 触发器。它们是可以直接挂上总线
4、的。建立总线应遵守以下原则：(1)分时性：即挂在总线上的各总线驱动器(发送端)不允许同时向总线发送信息。(2)一致性：即同一总线中所用的挂总线的器件类型更一致。例如，在本实验中均选用三态门(TSL)器件。2 HM628128 集成电路存储器3实验用的静态存储器选用的是 128K8 位静态存储器 628128（见图 2-1） 。存储器 628128 的数据线已在实验装置上连接到了数据总线 D0D7 上（同时也连接到下载板的连接插座上） ，地址总线、读写控制线和片选线等都已连接到下载板的连接插座上。存储器可以与下载板上的可编程器件协同工作，也可以通过所引出插孔与其它电路连接。具体可直接查看实验装置
5、上的标识符。图 2-1 随机存储器原理图628128 是 128K8 的随机访问存储器(RAM)，它有 17 地址线(A0A16)，8 位数据线(I/O0I/O7)，一个写控制端(WE)，一个读控制端(OE)，和两个片选端(CS1、CS2)。3总线、半导体静态存储器实验方案我们采用单总线结构，地址或数据信息是通过同一组数据开关经过三态传输门送上总线，发送到相应的计数器、地址寄存器或存储器单元中，怎样来区分送入总线的信息是地址，还是数据，这可通过控制操作时序来实现、计数器具有双向传输特性，即它可以从总线上接受信息，也可发送数据到总线上，(计数器可选用 74LS161 和 74LS244 构成可预
6、置计数器，并具有双向传送逻辑功能)；而输出缓冲器及地址寄存器仅是接收总线信息的一个部件。实验电路方案如图22 所示。图 22 存储器实验电路方案4部分逻辑芯片介绍(1)八三态门 74LS245 （图 2-3）每片两组装，每组四位，分别由 G1、G2 控制，G1、G2 合并统一控制，构成八位。E 为芯片使能控制，DIR 为数据传输方向控制。4图 2-3 双向八三态门 74LS245DIR“0” ，数据由 B0B7 流向 A0A7；DIR“1” ，数据由 A0A7 流向 B0B7；E“0” ，允许数据传输；E“1” ，不允许数据传输（高阻） ；(2)八 D 触发器 74LS573（图 2-4）图
7、24 八 D 触发器 74LS573C“1” ，八 D 触发器公共控制端有效；C“0” ，八 D 触发器数据保持；OC“0” ，允许数据传输；OC“1” ，不允许数据传输（高阻） ；(3) 因为采用单总线结构所以地址线也应只有八位，所以实际上 RAM628128 的5存储量为 2568。A16A8 都要接地，不要悬空。四、实验内容四、实验内容 1根据实验方案框图，画出实验电路逻辑图。在本实验中，绝大多数的器件在“数据通路”中已安排好，同学们只要用开关或单脉冲控制其各个控制端即可。只有和外部开关组相连的三态传输门(74LS245)要连线。具体接线是：在 20 个钮子开关组成电平输出开关组（K1K
8、20）中选八个连接到 74LS245 的输入端(即 A 端)，而输出端(即 Y 端)接“通据通路”的八位总线，即实验台中间位置横排着的八个插销座，这样外部的信息(地址或特写入的数据)就通过 74LS245 和“数据通路”的八位总线连接起来，也即和实验框图上的“地址寄存器”、 “计数器”、“RAM”等连接起来。而各个控制端的控制是选择电平开关或单脉冲连接至对应的插销座上。2本实验应实现的操作 实现下列手动单功能操作 KA （开关输入的地址置入 PC、MAR）KRAM （开关输入的数据存入 RAM）RAMC （将 RAM 中的数据取出，通过数据显示灯显示）手动单功能操作的具体实验过程（仅仅作为参考
9、）1、置存储数据的首地址送入 MAR，74LS245 的 E0，74LS573 的 C 由“0”变为“1” （锁存）后再变为“0”（保持） ；2、从输入设备（八个钮子开关）置入第一个数据，存入RAM（WE0，CS10 ，CS21） ；3、从 RAM 只取出数据（OE0，CS10，CS21） ；64、取出的数据通过总线送入 Sa（接有 LED 显示出先前存入的数据） ；五、五、测试结果与性能分析测试结果与性能分析我们组在实验过程中，第一次做实验，但是很奇怪的大家都得到了相同的错误结果，我们组在实验过程中，第一次做实验，但是很奇怪的大家都得到了相同的错误结果，根部无法显示，当我进行检查，发现输入端
10、和输出端的接线良好后，大家都确定了是芯片根部无法显示，当我进行检查，发现输入端和输出端的接线良好后，大家都确定了是芯片的问题。后来，我们将原来用的的问题。后来，我们将原来用的 74LS24574LS245 换成换成 74ls24474ls244 后，得出了正确的结果。首先，我后，得出了正确的结果。首先，我们将设置好的地址存入到寄存器中，在通过开关控制，将其锁存起来。然后，将数据存入们将设置好的地址存入到寄存器中，在通过开关控制，将其锁存起来。然后，将数据存入另一个寄存器中，这个数据的地址就是刚才我们锁存的地址。最后，通过开关控制，我们另一个寄存器中，这个数据的地址就是刚才我们锁存的地址。最后，
11、通过开关控制，我们通过读地址中的数据的方式，将该地址中的数据读出来。测试后，发现性能良好，能完成通过读地址中的数据的方式，将该地址中的数据读出来。测试后，发现性能良好，能完成我们的要求。我们的要求。六六, 课程设计总结（包括设计的总结和需要改进之处及体会）课程设计总结（包括设计的总结和需要改进之处及体会）在这个第一次实验中，我们感觉不到很多设计部分的精华，更多的是按要求连线，然在这个第一次实验中，我们感觉不到很多设计部分的精华，更多的是按要求连线，然后按操作步骤得出结果。我们理解的设计部分仅为通过寄存器将数据地址及其本身存在里后按操作步骤得出结果。我们理解的设计部分仅为通过寄存器将数据地址及其
12、本身存在里面，然后通过地址读取数据。所以，对于这些基本的设计，我们理解的还不够，更多的是面，然后通过地址读取数据。所以，对于这些基本的设计，我们理解的还不够，更多的是按需求所做。因为，这次实验中只有芯片不对一个纠结性问题，当改好以后，我们很多都按需求所做。因为，这次实验中只有芯片不对一个纠结性问题，当改好以后，我们很多都顺利完成了。所以得到的体会并不是很多，不过，说明每一个问题，这种实验，一个细节顺利完成了。所以得到的体会并不是很多，不过，说明每一个问题，这种实验，一个细节的地方都不能出错，一旦出错，都有可能导致很严重情况。还有，我觉得我们这次收获不的地方都不能出错，一旦出错，都有可能导致很严重情况。还有，我觉得我们这次收获不多，跟课前没有预习有关，然后老师在课上讲的很多，最后导致我们只是按部就班，所以多，跟课前没有预习有关，然后老师在课上讲的很多，最后导致我们只是按部就班，所以以后实验需要很好的预习，这样才能有所收获。以后实验需要很好的预习，这样才能有所收获。教师评语：教师评语：教师签字：日期：
