《《数字电子技术基础》自测题(a)》由会员分享，可在线阅读，更多相关《《数字电子技术基础》自测题(a)（32页珍藏版）》请在金锄头文库上搜索。
1、w w w .z h i n a n ch e .co m第 1 页 共 5 页数字电子技术基础自测题（A）一、 单项选择题：每题四个备选的答案中，只有一个符合题意要求（20 分）1、和十六进制数 5A.5 等值的二进制数是11010010.01011011010.1011011010.01011010101.01012、和 8421BCD 码 1000 等值的余 3BCD 码是00011011100010103、逻辑式 A+AB+ABC+ABCDAABABCABCD4、是四变量A，B，C，D 构成的最小项是AABABCABCD5、逻辑式 A+B（C+D）的对偶式是1AB+CDA（B+CD）A
2、BCD+ABCD+6、图 A-1 中，F=A的是7、TTL 电路使用的电源电压VCC0.2V0.8V3.6V5V8、一块八选一的数据选择器，其地址（选择输入）码有1 位3 位4 位8 位9、n 级触发器构成的环形计数器，其计数模是n2n2n-12nw w w .z h i n a n ch e .co m第 2 页 共 5 页10、下列电路中，是时序电路的是二进制译码器移位寄存器数值比较器编码器11、欲将幅度适宜的正弦电压波形变换为同频率的矩形脉冲电压波形，应采用计数器施密特触发器JK 触发器数据选择器二、填空题： （10 分）1、逻辑代数的三种基本运算是；A1。2、NPN 晶体三极管工作在截
3、止状态的条件是VBE；工作在饱和状态的条件是IB。3、CMOS 电路使用的电源电压VDD；其典型逻辑高电平VH。4、设计一个十进制计数器，最少需要触发器的个数是；四个触发器构成的计数器，其计数模最多可为。5、欲将 D 触发器作成翻转触发器，应令D；欲将 JK 触发器作成翻转触发器，最简单的方法是令J，K。6、幅度为Vm的矩形脉冲的上升沿时间tr是指从上升到之间的时间间隔。三、是非题： （10 分）1、 （10000000）8421BCD表示十进制数80。 （）2、A+B+CA+B+C=。（）3、若ABAC1，则一定是A1。 （）4、任何一个逻辑函数的最简与或式一定是唯一的。 （）w w w .
4、z h i n a n ch e .co m第 3 页 共 5 页5、n 个变量构成的任一个最小项，它总共有另外 n 个最小项和它是逻辑相邻的。 （）6、T 触发器的特性方程是 Qn+1TQn。 （）7、相同逻辑功能的 TTL 电路和 CMOS 电路相比，前者功耗大。（）8、数据选择器是一种时序电路。 （）9、一个十进制计数器，可以作为十分频器使用。 （）10、扭环形计数器都是不能自启动的。 （）11、相同计数模的脉冲同步计数器和异步计数器相比，前者工作速度快。 （）12、由 555 定时器构成的自激多谐振荡器，其振荡周期取决于所使用的电源电压。 （）四、分析题： （40 分）1、用卡诺图法求
5、 F（A, B, C,D）m（0, 2, 5, 7, 8, 10, 13,15）的最简与或式。2、 分析图A2 所示组合电路， 写出 F （A, B, C） 的表达式并化简，列出 F 的真值表。3、分析图 A3 所示由四选一数据选择器实现的组合函数F（A, B, C）的功能，写出 F（A, B, C）表达式并化简为最简与或式。4、分析图A4 所示同步时序电路，最后作出状态图（Q3Q2Q1） 。5、 分析图A5 所示由 CP下降沿触发的 JK 触发器构成的脉冲w w w .z h i n a n ch e .co m第 4 页 共 5 页异步时序电路，最后作出状态图。五、设计题： （20 分）1
6、、用与非门或四选一数据选择器设计一个组合电路，实现逻辑函数 F（A, B, C）m（0, 1, 2,4）的功能。设输入端原、反变量均提供，画出逻辑图。2、用 JK 触发器设计一个同步时序电路，满足图A6 所示的状态图。画出逻辑图来。3、 用 JK 触发器设计一个串行数据检测器， 当连续输入 3 个或3 个以上 1 时输出为1，否则输出为0。状态分配按自然二进码。写出各触发器驱动方程及输出方程，可不画逻辑图。w w w .z h i n a n ch e .co m第 5 页 共 5 页w w w .z h i n a n ch e .co m第 6 页 共 5 页数字电子技术基础自测题（A）参
7、考答案一、单项选择题1、2、3、4、5、6、7、8、9、10、11、二、填空题：1、与、或、非；A2、0V（0.5V） ；IBS3、315V；VDD4、4；165、Q；1、1（或JQ,KQ）6、0.1Vm； 0.9Vm三、是非题1、Y2、N3、Y4、N5、Y6、N7、Y8、N9、Y10、N11、Y12、N四、分析题1、解：CDAB2FBD+BD2、解：FAB BC= AB+BCi000001111011011111111011Fw w w .z h i n a n ch e .co m第 7 页 共 5 页真值表A00001111B00110011C01010101F000100113、解：Y
8、100101102A A DA A DA DA+A1A0D3FAB 0 iABCABCABBCACAB4、解：驱动方程及状态方程D1=321QQ Q+D2Q1D3Q2Q1n+13Qn2QnQ1nQ2n+1=Q1nQ3n+1=Q2n状态表状态图（Q3Q2Q1）0000010111011001101110105、解：驱动方程及状态方程J1K1J2K2J3K31Q1n+1n 1Q（CP1CP）Q2n+1=n 2Q（CP2Q1）Q3n+1=n 3Q（CP3Q2）w w w .z h i n a n ch e .co m第 8 页 共 5 页状态表Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3C
9、P2CP1000001001010010011011100100101101110110111111000状态图（Q3Q2Q1）000001010011111110101100五、设计题：1、解：用与非门设计：（i）F（A, B, C）m（0，1，2，4）AB+AC+BC（ii）逻辑图w w w .z h i n a n ch e .co m第 9 页 共 5 页用四选一数据选择器（i）F（A, B, C）ABC+ABC+ABC+ABCAB1ABCABCAB0（ii）逻辑图2、解：由状态图作状态表作次态卡诺图Q2n+1nn 12Q Q得J2Q1，K21Q1n+1nn 21QQ得J12Q，K11
10、逻辑图3、解：作状态图：w w w .z h i n a n ch e .co m第 10 页 共 5 页状态化简及状态分配： 已是最简状态图， 选用二个触发器，状态分配如下：Q2Q100S001S110S211未用状态表XnQ2nQ1nQ2n+1Q1n+1Zn000000001000010000011100010101100110101111求驱动方程及输出方程w w w .z h i n a n ch e .co m第 11 页 共 5 页得：Q2n+1nn n12X Q QXnQ2nJ2XQ1，K2XQ1n+1nn n21X QQJ12XQ，K11Z=XQ2w w w .z h i n
11、a n ch e .co m第 12 页 共 5 页数字电子技术基础自测题（B）一、单项选择题：每题的四个备选答案中，只有一个符合题意要求（20 分）1、 （00101001）8421BCD表示的十进制数是294192262、逻辑式A（A+B） （A+B+C） （ABCD）AABABCABCD3、逻辑式A001AA4、和四变量的最小项ABCD逻辑相邻的最小项是ABCDABCDABCDABCD5、一个多输入与非门，输出为 0 的条件是1只要有一个输入为1，其余输入无关2只要有一个输入为0，其余输入无关全部输入均为1全部输入均为06、逻辑式A(B+CD)的反演式是AB(C+D)A+B(C+D)A+
12、BC+DA+B(C+D)7、图B1 各触发器电路中，在 CP 作用下，具有 Qn+1nQ功能的是8、与非门构成的基本 RS 触发器输入为S、R，工作时的约束条件w w w .z h i n a n ch e .co m第 13 页 共 5 页可以写成SR0SR1SR1SR09、n 级触发器构成的扭环形计数器，其计数模是n2n2n12n10、下列电路中，是组合电路的是串行数据检测器数据选择器环形计数器移位寄存器11、用 555 时基电路外接定时阻容元件构成单稳态触发器， 当增大阻容元件的数值时，将使输出脉冲幅度增加输出脉冲宽度增加输出脉冲重复频率提高以上说法都不对二、填空题：10 分1、 （3A
13、.5）16（）2； （110101.1）2（）162、AAA；AAA3、 逻辑式ABAC 的对偶式是； 逻辑式 ABCA 的最简式是。4、欲从多路输入数据中选取一路输出时，应采用；欲比较两个二进制数数值大小关系时，应采用。5、 组合电路的特点是；时序电路的特点是。6、555 时基电路外接定时阻容元件构成自激多谐振器时，其振荡重复频率由决定， 振荡幅度由决定。w w w .z h i n a n ch e .co m第 14 页 共 5 页三、是非题：1、 （11000011）余3BCD表示十进制数90。 （）2、若ABAC，一定是BC。（）3、ABCABC=（）4、ABACBCABAC（）5、
14、1AA（）6、二进制译码器是一种时序电路。（）7、欲对十个信息以二进制代码编码分别表示每个信息，最少需十位二进制代码。 （）8、逻辑功能为翻转触发器的触发器，其特性方程是 Qn+1nQ（）9、 因为 D 触发器的特性方程是 Qn+1D， 所以任何时候均有 QD（）10、移位寄存器可以用作数据的串并变换。 （）11、施密特触发器是一种双稳态电路。 （）12、 单稳态触发器输出脉冲的宽度， 取决于触发信号幅度的大小。（）四、分析题： （40 分）1、用卡诺图法化简 F=ABACBCCD，求其最简与或式。2、分析图B2 所示由与非门构成的组合电路，写出 F（A,B） 表达式并化简，列出真值表。3、图
15、B3 是由 3 线8 线译码器和与非门构成的一个组合电路，w w w .z h i n a n ch e .co m第 15 页 共 5 页写出输出 F（A, B, C）的表达式并化简。4、分析图B4 所示同步时序电路，最后作出状态图（Q3Q2Q1），并说明功能。5、 具有异步清零、 同步置数的同步四位二进制加法计数器 74161的功能表如下。试分析图B5 所示电路，是几进制计数器？画出计数循环的状态图（Q3Q2Q1Q0） 。74161 功能表CPDRLDEPET工作状态0置零10置数1101保持110保持（C0）1111计数五、设计题： （20 分）1、试用与非门或四选一数据选择器实现F（A, B, C）m（0, 2, 3, 4,7） ，设输入端原、反变量均提供。画出逻辑图。2、用 CP 下降沿触发的 JK 触发器，设计一个同步四进制加法计数器，画出逻辑图。3、 用反馈移位寄存器设计一个串行序列信号 “1110010” 发生器，要求能自启动，画出逻辑图。w w w .z h i n a n ch e .co m第 16 页 共 5 页w w w .z h
