《上拉电阻和下拉电阻的总结》由会员分享，可在线阅读，更多相关《上拉电阻和下拉电阻的总结（6页珍藏版）》请在金锄头文库上搜索。
1、推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出不看不专业 2010-05-10 16:20:07 阅读 72 评论 0 字号：大中小 订阅 推挽输出:可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强( 一般 20ma 以内).上拉电阻：1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 CO-MS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL 的输出端接上拉电阻，
2、以提高输出高电平的值。2、OC（集电极开路）门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7 、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确
3、保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1. 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。2下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时 ，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确
4、的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成 RC 延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约 500uA，标准工作电压是 5V，输入口的高低电平门限为 0.8V(低于此值为低电平) ；2V (高电平门限值) 。选上拉电阻时：500uA x 8.4K= 4.2 即选大于
5、 8.4K 时输出端能下拉至 0.8V 以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0.8V 即可。当输出高电平时，忽略管子的漏电流，两输入口需 200uA200uA x15K=3V即上拉电阻压降为 3V，输出口可达到 2V，此阻值为最大阻值，再大就拉不到 2V 了。选 10K 可用。COMS 门的可参考 74HC 系列设计时管子的漏电流不可忽略， I/O 口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时 要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）
6、 在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。1.电阻作用：1.接电组就是为了防止输入端悬空减弱外部电流对芯片产生的干扰保护 cmos 内的保护二极管,一般电流不大于 10mA上拉和下拉、限流改变电平的电位，常用在 TTL-CMOS 匹配2.在引脚悬空时有确定的状态3.增加高电平输出时的驱动能力。4.为 OC 门提供电流那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
7、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!2 、定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流弱强只是上拉电阻的阻值不同，没有什么严格区分对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。3 、为什么要使用拉电阻：一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在
8、不被触发的状态或是触发后回到原状态，必须在 IC 外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！一般说的是 I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I /O 端口的输出类似与一个三极管的 C，当 C 通过一个电阻和电源连接在一起的时候，该电阻成为上拉电阻，也就是说，如果该端口正常时为高电平，C 通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平.比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电
9、平的输入。上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的。Push- Pull 输出就是一般所说的推挽输出，在 CMOS 电路里面应该较 CMOS 输出更合适，因为在CMOS 里面的 pushpull 输出能力不可能做得双极那么大。输出能力看 IC 内部输出极 N 管 P 管的面积。和开漏输出相比，pushpull 的高低电平由 IC 的电源低定，不能简单的做逻辑操作等。 pushpull 是现在 CMOS 电路里面用得最多的输出级设计方式。 一.什么是 OC、OD 集电极开路门(集电极开路 OC 或源极开路 OD)open-drain 是漏极开路输
10、出的意思，相当于集电极开路(open-collector)输出，即 ttl 中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。open-drain 是对 mos 管而言，open-collector 是对双极型管而言，在用法上没啥区别。开漏形式的电路有以下几个特点：1.利用外部电路的驱动能力，减少 IC 内部的驱动。 或驱动比芯片电源电压高的负载.2. 可以将多个开漏输出的 Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑 ”关系。这也是 I2C， SMBus 等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是
11、芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。3.可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供 TTL/CMOS 电平输出等。4.开漏 Pin 不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。5.正常的 CMOS 输出级是上、下两个管子，把上面的管子去掉就是 OPEN-DRAIN 了。这种输出的主要目的有两个：电平转换和线与。 6.由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行
12、任意电平的转换了。7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为 OPEN-DRAIN 上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的 CMOS 输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） 8.OPEN-DRAIN 提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。 二.什么是线或逻辑与线与逻辑？ 在一个结点( 线)上, 连接一个上拉电阻到电源 VCC 或 VD
13、D 和 n 个 NPN 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线) 就被拉到地线电平上. 因为这些晶体管的基极注入电流 (NPN)或栅极加上高电平(NMOS), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑. 注：个人理解：线与，接上拉电阻至电源。(A)&(B)=(A+B)，由公式较容易理解线与此概念的由来 ； 如果用下拉电阻和 PNP 或 PMOS 管就可以构成与非 NAND 逻辑, 或用负逻辑关系转换与/或逻
14、辑.注：线或，接下拉电阻至地。(A)+(B)=(AB);这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路 OD 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 OC 或 OD 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内. 顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一起的, 总线 BUS 上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入. 三.什么是推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止，要实现线与需要用 OC(open
15、collector)门电路。如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem- pole）输出电路（可惜，图无法贴上）。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入 T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 T3、D1 拉出。这样一来，输出高低电平时，T3 一路和 T4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于不论走哪一路，管子导通电阻都很小，使 RC 常数很小，转变速度很快。因此，推拉式输出级既提高电路的负载能力
16、，又提高开关速度。供你参考。推挽电路是两个参数相同的三极管或 MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小 效率高。输出既可以向负载灌电流，也可以从负载抽取电流。其他资料：推挽电路是两不同极性晶体管输出电路无输出变压器（有 OTL、OCL 等）。是两个参数相同的功率 BJT 管或 MOSFET 管,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小 效率高。推挽输出既可以向负载灌电流，也可以从负载抽取电流。 如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入 T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 T3、D1 拉出
