视频编解码模块说明书

《视频编解码模块说明书》由会员分享，可在线阅读，更多相关《视频编解码模块说明书（7页珍藏版）》请在金锄头文库上搜索。

1、视频编解码模块说明书一、工作原理：常见的电视信号制式是 PAL 和 NTSC，另外还有 SECAM 等。NTSC 即正交平衡调幅制。PAL 为逐行倒像正交平衡调幅制。PAL 电视标准，每秒 25 帧，电视扫描线为 625 线，奇场在前，偶场在后，标准的数字化 PAL 电视标准分辨率为 720*576, 24 比特的色彩位深，画面的宽高比为 4：3, PAL 电视标准用于中国、欧洲等国家和地区。 NTSC 电视标准，每秒 29.97 帧（简化为 30 帧） ，电视扫描线为 525 线，偶场在前，奇场在后，标准的数字化NTSC 电视标准 分辨率为 720*486, 24 比特的色彩位深，画面的宽高

2、比为 4：3。NTSC 电视标准用于美、日等国家和地区。NTSC 制属于同时制，是美国在 1953 年 12 月首先研制成功的，并以美国国家电视系统委员会（National Television System Committee）的缩写命名。这种制式的色度信号调制特点为平衡正交调幅制，即包括了平衡调制和正交调制两种，虽然解决了彩色电视和黑白电视广播相互兼容的问题，但是存在相位容易失真、色彩不太稳定的缺点。NTSC 制电视的供电频率为 60Hz，场频为每秒 60 场，帧频为每秒 30 帧，扫描线为 525 行，图像信号带宽为 6.2MHz。采用 NTSC 制的国家美国、日本等国家。PAL 制是为

3、了克服 NTSC 制对相位失真的敏感性，在 1962 年，由前联邦德国在综合NTSC 制的技术成就基础上研制出来的一种改进方案。PAL 是英文 Phase Alteration Line 的缩写，意思是逐行倒相，也属于同时制。它对同时传送的两个色差信号中的一个色差信号采用逐行倒相，另一个色差信号进行正交调制方式。这样，如果在信号传输过程中发生相位失真，则会由于相邻两行信号的相位相反起到互相补尝作用，从而有效地克服了因相位失真而起的色彩变化。因此，PAL 制对相位失真不敏感，图像彩色误差较小，与黑白电视的兼容也好，但 PAL 制的编码器和解码器都比 NTSC 制的复杂，信号处理也较麻烦，接收机的

4、造价也高。由于世界各国在开办彩色电视广播时，都要考虑到与黑白电视兼容的问题，因此，采用 PAL 制的国家较多，如我国、德国、新加坡、澳大利来等。不过，仍须注意一个问题，由于各国采用的黑白电视标准并不相同，即使同样提 PAL 制，但在某些技术特性上还会有差别。PAL 制电视的供电频率为 50Hz、场频为每秒 50 场、帧频为每秒 25 帧、扫描线为625 行、图像信号带宽分别为 4.2MHz、5.5MHz 、和 5.6MHz 等。视频编解码模块所使用的视频解码芯片是 TVP5150，它是 TI 公司生产的一款低功耗视频解码芯片，它可以将 NTSC、PAL 或 SECAM 制式的视频信号转换成 8

5、 位 ITUR BT.656 格式的数字信号，并可以输出独立的行同步和场同步以及数据时钟信号等。TVP5150 解码器可以把输入的模拟视频信号按照 YCbCr4:2:2 的格式进行转换，它同时还支持复合视频和 S 端子视频输入。在 TVP5150 内部，有一个 9 位 2 倍采样的 ADC；有一个 4 线自适应梳状滤波器，可以同时对亮度和色度信号进行滤波，以削弱这两个信号之间的相互影响。总体来说，TVP5150 具有如下特性： 支持 NTSC、PAL 和 SECAM 视频制式输入 支持标准 ITU-R BT.601 采样 拥有一个高速 9 位 ADC 支持两路复合视频或一路 S 视频输入 具有

6、嵌位和自动增益控制的全差分 CMOS 模拟预处理通道，可以获取最好的信噪比 超低功耗，仅 115mW 通过 IIC 接口，可以控制亮度、对比度、饱和度、色度和锐度 辅助的 4 线自适应梳状滤波器可以削弱亮度和色度信号之间的影响 视频输出模式可以是 ITU-R BT.656，8 位 4:2:2 模式或 8 位 4:2:2 行场同步分离模式基于上述特性，该芯片在数字电视、PDA、笔记本电脑、手机、视频录像/播放器、手持游戏机等领域得到了广泛地应用。下图是其功能框图。 视频解码芯片功能框图有关 TVP5150 的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。视频编解码模块所使用的视频编码芯

7、片是 ADI 公司生产的 ADV7171，它可以将CCIR-601 4:2:2 的 8 位或 16 位数据转换成标准的模拟电视信号，即可以输出 PAL 制式，也可以输出 NTSC 制式。它既可以作为从模式，接收外部的时钟信号、行同步信号和场同步信号，也可以作为主模式，输出时钟、行场同步等时序信号。该芯片的工作仅需要一个27MHz 的晶振便可（如果要输出正象素，则需要 29.5MHz 的时钟） 。ADV7171 的配置也是通过 IIC 接口完成的，通过该接口， CPU 可以设置其工作在不同的模式、不同的载频方式下。对于 PAL 制式和 NTSC 制式，只需要在 27MHz 的时钟下，输入满足 C

8、CIR-656 标准的 YCbCr 4:2:2 的数据便可。当然，除了可以输出标准制式的视频模拟信号外，ADV7171还可以输出 RGB 信号，满足标准的 VGA 显示器显示。在 ADV7171 内部有 4 个 10 位的高速 DAC，可以输出复合视频 +RGB 视频、复合视频+YUV 视频以及两路复合视频+色度和亮度信号，当然，每一个 DAC 都可以将其设置为掉电模式，以降低芯片功耗。总而言之，该芯片具有如下特性： 支持 ITU-R BT601/656 YCbCr 格式的数据转换 内部集成有高性能的 10 位 DAC 可以输出 NTSC、PAL 等制式 仅需一个 27MHz 的晶振便可实现整

9、个视频编码 高达 80dB 的视频信噪比 内部 32 位寄存器直接控制色彩载波频率 多标准视频输出：复合视频、S 端子视频、YUV、RGB 等 视频输入数据支持 CCIR-656 4:2:2 8 位并行输入或 4:2:2 16 位并行输入基于上述特性，该芯片在高性能 DVD 回放系统、便携式视频播放器、数码相机、数码摄像机、电脑、机顶盒等领率得到了广泛地应用。下图是其功能框图。视频编码芯片功能框图有关 ADV7171 的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。二、电路原理图：在视频编解码模块上，位于模块右边的 J1 接口为 CLK 选择接口，用跳线来进行选择，当跳线位于上方时，

10、CLK 为 FPGA 产生的时钟信号，跳线跳到下方时为模块 27M 晶体产生的时钟信号。在模块的左方有三个跳线用来选择 VGA 输出信号。当三个跳线放至ENCODE 端时， VGA 输入的信号来自 ADV7171 芯片的 DAC 输出信号。当三个跳线放至FPGA 端时，VGA 输入信号来自 FPGA。三、模块接口定义： 用户的控制模块通过视频编解码模块右边的 40 芯插座与视频编解码的控制信号连接。在视频编解码模块的右边的 I/O 插座上标明了 1 号引脚和 40 号引脚，1 号引脚的右边这 2号引脚，下面为 3 号引脚，依次推至 40 号引脚。其信号定义如下表：排线座引脚号 符号 状态 功能

11、说明1 VCC - 逻辑电源+5V2 VCC - 逻辑电源+5V3 GND - 逻辑地4 GND - 逻辑地5 NC - 未接信号6 VD-PCK1 输出 5150 芯片时钟输出7 VD-RESET 输入 编、解码复位信号8 VD-BLK 输入 5150 芯片控制信号9 VD-AVID 输出 5150 芯片控制信号10 VD-HS1 输出 5150 芯片控制信号11 VD-VS1 输出 5150 芯片控制信号12 IIC-SDA 三态 编、解码芯片控制信号13 IIC-SCL 输入 编、解码芯片控制信号14 YOUT0 输出 5150 解码信号输出15 YOUT1 输出 5150 解码信号输出

12、16 YOUT2 输出 5150 解码信号输出17 YOUT3 输出 5150 解码信号输出18 YOUT4 输出 5150 解码信号输出19 YOUT5 输出 5150 解码信号输出20 YOUT6 输出 5150 解码信号输出21 YOUT7 输出 5150 解码信号输出22 VD-PCK2 输入 7171 芯片时钟输入23 YIN7 输入 7171 编码芯片信号输入24 YIN6 输入 7171 编码芯片信号输入25 YIN5 输入 7171 编码芯片信号输入26 YIN4 输入 7171 编码芯片信号输入27 YIN3 输入 7171 编码芯片信号输入28 YIN2 输入 7171 编

13、码芯片信号输入29 YIN1 输入 7171 编码芯片信号输入30 YIN0 输入 7171 编码芯片信号输入31 VD-HS2 输入 7171 芯片控制信号32 VD-VS2 输入 7171 芯片控制信号33 VD-BLANK 输入 7171 芯片控制信号34 B 输入 VGA 输入 B 信号35 G 输入 VGA 输入 G 信号36 R 输入 VGA 输入 R 信号37-40 NC - 未接任何信号四、安装说明：与 SOPC-NIOSII FPGA 开发板的连接安装：在 SOPC-NISOII FPGA 开发板的右上方有一个 40 芯的扩展插针，将视频编解码模块与外部模块连接的 40 芯的

14、插座与之相连接即可。连接时，将视频编解码模块的 40 芯的插座的 1 号引脚与开发板的扩展插针的 1 号引脚对应，其它引脚也均对应插入，将其二者按紧，保证二者的连接。视频编解码模块的控制信号与 SOPC-NIOSII FPGA 开发板（EP1C12、EP2C35 核心板）中的 FPGA 的 IO 连接如下表所示：信号名称 EP1C12 IO 接脚 EP2C35 IO 接脚 信号说明FPGA 开发板 视频解码模块（5150）VD-PCK1 D10 H17VD-RESET C17 A16 与 7171 共用VD-BLK C10 E18VD-AVID E17 F13VD-HS1 D9 H16VD-V

15、S1 D18 B17IIC-SDA C9 E20 与 7171 共用IIC-SCL L7 F14 与 7171 共用YOUT0 D8 G17YOUT1 E16 A17YOUT2 C8 E19YOUT3 G6 F15YOUT4 D7 G16YOUT5 H6 B18YOUT6 D20YOUT7 H7FPGA 开发板 视频编码模块（7171）VD-PCK2 E7 M15YIN7 H5 A18YIN6 C6 D19YIN5 F7 L7YIN4 D6 H21YIN3 F6 B19YIN2 C5 C20YIN1 E10 M8YIN0 E6 G11VD-HS2 E8 A19 与 VGA 共用VD-VS2 D5 C19 与 VGA 共用VD-BLANK F12 M7FPGA 开发板 VGA 输出B G13 B20G E11 H11R H14 A20四、与其它的 MCU 的连接安装： 视频编解码模块与其它控制模块的连接，与上面的基本一致，需要注意的是，视频编解码模块的控制接口的电源和地必须与其一致，以免烧坏视频编解码模块和其它控制模块。