《传输在数据线中的学问》由会员分享，可在线阅读，更多相关《传输在数据线中的学问（12页珍藏版）》请在金锄头文库上搜索。
1、今天为大家献上的”大餐” 将是与标准扁平电缆以及活动硬盘有关的一些问题，我们将会竭尽心智，不辞劳苦，尽量为大家作一个比较详细的阐述。尤其是这样一些长久以来一直困饶着诸位大侠的问题：为什么有些硬盘只能在某些特定系统下运行？电缆的路由路径会给我们带来怎样的影响？还有为什么硬盘制造厂家总是推荐用户使用他们自己生产的特有的与驱动器相匹配的电缆呢？相信诸位已经能够迫不及待的想知道答案了吧。毕竟是技术方面的问题，本文难免会涉及到大量数据，其中的一些仅仅只是与 EE-crowd 联系密切，还有些在诸位看来定是味同嚼蜡，然而我依然希望你不要错过路旁的任何一株哪怕是野花，毕竟都是风景比如说为什么有时候只需通过电
2、缆的简单路由就能够顺手解决一些迫在眉睫的难题。某些 IDE-HDD 硬盘在某种特定系统中运行的相当稳定，甚至在超频情况下也是不负众望，然而在另一系统中运行时，同样的硬盘即使在我们要求的规格内它也不能圆满的完成任务。这样看来，必定有些特殊的因素导致了 HDD 硬盘的失败，并且这些因素彼此之间也一定有这样或那样的牵制关系。因此，我们必须确定在进一步研究这个问题时，所有的参数均被考虑在内，并且还得保证我们绝对没有厚此薄彼。下面让我们将这些参数详述如下：(1)目前所要解决的问题（比如：数据丢失与硬盘的物理故障）(2)安装与设置机器所处的具体环境（比如：系统类型，时钟频率）(3)电缆长度和类型（例如；形
3、状以及环绕类型等等细节问题）(4) 连接器数目（主盘，从盘）(5)是否使用驱动通道时钟频率以及象 ATA 设备这样的系统级的联接 ,不可能如同一束电线那样将 A 针脚与 A 针脚连接起来那样简单，尽管这两个针脚之间确实仅仅只存在一些电阻而已。换句话来说，我们正在寻找一种非常复杂并且受脉冲调制的 RF 系统或者可以考虑电线跳跃无线电频率分配设置，在这两种系统中自由干涉的信号分配需要定义信号级别并且使信号波形清晰可见这样一来我们还必须使信号保持一定的时间，以便让信号能够从产生开始一直持续到被检波器侦测到。这就要求从发射机开始途径电缆直到检波器为止所有的阻抗都完全一致，如此一来将会有不止一个信号可以
4、以并行方式传送出去，在此过程中必须充分减弱信号以便抵抗电缆之间的耦合。可靠性问题，然而当相同的硬盘直接连接到 80 针扁平数据线1和2 时，它却可以毫无故障的运行。ATA66 或者更高的同类型产品规定必须使用 80 针扁平数据线（电线之间距离为 635mm）它的长度为 45cm 并且一直延伸到 3 个连接器。如果从盘连接器被忽略掉了，这种情况下，你可以使用更长的扁平数据线，虽然这样一来无疑违反了规范说明，然而由于去除了中间的从盘驱动连接器所造成的传输线上的干扰，因此系统似乎并没有消极怠工，相反它好象还比较乐意在这种新环境下继续努力效命。 如果选用比较便宜的 HDD 硬盘，再使用一款象 Cent
5、ronics 连接器这样普遍的机械连接器其最初目的是供诸如并行打印机之类的老古董使用的（你决不要指望它能够满足今天的高速数据传输率）一就有可能产生更多的干扰。如果连接器安装在 PCB 上的话，信号的寻址就有可能产生额外的干扰。接下来就是一些技术方面的细枝末节了，对于这些相对而言比较枯燥的资料不感兴趣的读者可以跳过不读，你大可直接找到结论就回家呼呼大睡，无须在此浪费太多的脑细胞。HW 规格说明/ ATA33, ATA 66, ATA100 与 ATA133 之间的区别（1）信号频率/ 持续时间，电平设定值，起停时间以及定时（2）物理尺寸和电缆材料，连接器以及电线。导线和绝缘材料的物理尺寸决定了
6、RF 传播特性的速率因素（比如，40 针与 80 针扁平电缆线的阻抗差异）（3）最大允许长度（18），第 3 从盘连接器的定位（4）从 ATA33 到 ATA66 或者更高端的同类型产品，他们的信号时钟需要经由并行线传输，并且均以 MHZ 计算，这样的增长到底意味着什么呢？有关这一问题你可以在 ATA 现有（ Drafts and WP）的规格说明中得到满意的答复和解释。这一规格为一个给定装备能够可靠的工作在某一种设置中的兼容留了足够大的余地，因为参数彼此是匹配的同样的装备在另一设置下却有很大可能引起某些故障，并且很有可能导致系统的不稳定性。连接器 40 针，80 针扁平电缆之间的 HW 的不
7、同ATA3340 针连接器40 knives at the back40 针扁平电缆 UDMA/33所有的 ATA 接口都使用了允许向后兼容的同类连接器，并且针脚数目也相同。然而，它仅仅只用了 40针扁平数据线（电线之间为 1,27mm），并将其压制到连接器上，从而使得连接器背部的 40 针 small knives 穿透了绝缘介质进一步导通电路。连接器的特征是一共有 40 个针脚（这 40 个针脚分成上下两排，并且彼此对应的排列）。ATA6640 针连接器 80 knives at the back80 针扁平电缆ATA66，100，133数据线的机械与 RF 属性仅仅只有在系统中时测量以及
8、计算 RF 属性才是简单可行的，因为从源端到收端包括它们彼此之间的所有传输器件的阻抗均是完全一致的。 无论如何，IDE 不能算是一种经过精确定义的系统；在任意情况下，我们都不能认为控制器和 HDD 之间的接口以及扁平数据线能够坚守它们各自的工作岗位而且不出任何差错。规格说明书规定了一些物理尺寸，并且仅仅只是就扁平数据线电特性的规格做了兼容，它甚至根本没有涉及到控制器和 HDD 之间的接口。尺寸 mm In A1 50.800 2.000A2 50.165 1.975 A3 0.635 0.025 A4 0.6858 0.027 80 针 40 针导线 AWG 30 28地信号地 单端阻抗 Oh
9、m 70-90 110 电容pF/ftpF/m13-2242-72自感应 mH 0.08-0.16 传播延时nsec/ftnsec/m1.35-1.654.43-5.41A5 0.3175 0.0125 T1 0.127 0.005 T2 0.0406 0.0016 T3 0.0508 0.002 T4 0.102 0.004 公式及其缩写地端上方的两根数据线之间的阻抗可以用下面这个公式计算：同时 L 和 C 的通用计算公式是：Z = 阻抗 C =电容 L = 电感 D=距数据线中心的距离 d=电线直径 e R=电介质常数 信号速率 这仅仅只是在理想状况下的计算公式，所谓的理想状况是指电缆或者
10、绝缘介质间没有任何阻抗，也没有更复杂的 RF 影响 它有可能随着频率增加而改变。现在让我们来看看数据块上的真实 IDE 电缆上传输的数据状况。D= 1,27mm 扁平数据线Z = 95 ohm (C= 53pf/m 5pF, L = 0,48H/m, K PVC 2,25), 4,35ns/m仅仅只有当扁平数据线恰好位于导平面上方的时候，这一计算公式所得的阻抗才是准确的。如果把地平面加到上方的扁平数据线比如在电线和地之间加入一种 Mylar 绝缘介质阻抗值将会降低，这一变化可以在 196 系列中看出端倪。D=1,27mm 单面防护扁平数据线 电线与地平面之间的 Mylar 尺寸 Z = 65
11、ohm (C= 92pf/m L = 0,39H/m, K PVC 2,25, K Mylar ? ), 5,52ns/m一根地平面上方的扁平数据线可能会改变信号速率和阻抗值。如果扁平数据线与金属块亲密接触的时候，这一结论也同样适用。D=1,27mm 缠绕型扁平数据线Z = ? ohm (C= 51,5pf/m L = ? H/m, K PVC 2,25), 5,4ns/m Thomas & Betts Series 200 Z = 100 ohm (C= 52pf/m L = 0,69 H/m, K PVC 2,25), 5,3ns/m 3M Type1700将数据线缠绕之后改善了线路之间不
12、必要的耦合，同时也降低了阻抗，这一功绩应该归功于 L 值的增加，因为传播延迟的必然伴随着电线长度的加长。D=0,635mm 扁平数据线尺寸的缩减将会把阻抗值降低到 85.5 欧姆。规格说明同时考虑到了 7090 欧姆的规格，这也给定了 C，L 和 V 值的公差值。圆形屏蔽数据线移动数据线的密集与屏蔽势必会增大电容值，同时也必然降低了规格说明的外部阻抗公差值。很抱歉，在这里我只能简单的推测一下这样的状况对信号传输线之间的不必要的耦合意味着怎样的后果，具体的分析恕我尚未找到这方面的资料而不能给以详细的解答。这种状况也同样适用于自制的扁平数据线。这里是我做的一张不是很全面的各种数据线参数列表，你可以
13、把它作为参考：实际应用中的系统问题 自从 Z80 与 6502 CPU (1-2MHz)系统面世以来，有关信号总线的各种常见问题基本不出下面所罗列的几种情况：1任意脉冲调制信号都需要一个经过定义的信号形式，另一方面它却不能检测到诸如定义过的最低/最高信号电平象最小信号，长度，起停时间。2任意 RF wirebound Duplex RF 传输系统的阻抗值必须是恒定不变的。这种系统包括一个发射器（控制器），传输线（扁平数据线）以及接收器（驱动电子器件）。从发端到收端的任一部分的阻抗值都必须保持一致。如果整个总线的阻抗值并不恒定，或者说终端阻抗不匹配，部分信号可能会反射回总线。这些反射信号将会增强
14、或者抵消原有的脉冲，并且百分之百会使信号失真，从而使检波能力大打折扣。接收终端需要大量的能量以驱动终端电阻器，同时发射终端势必要面队阻抗值的匹配问题。3.如果有多于一条的信号线在无屏蔽的情况下以并行方式工作，这样肯定会降低信号质量，随之而来的另一个负面影响就是并行信号线之间的耦合。就象反射脉冲一样，并行信号线所产生的耦合信号将会增强或者抵消原有的脉冲，同样也会降低信号质量和检波能力。如果没有增加哪怕是一根地线到“绝缘端” ，我们都不能容许这种未屏蔽的信号线以并行方式传输数据。一种比较简单的解决方案就是使用双绞线如同 SCSI 接口一样。它改善了交接点的耦合程度，但是同时也降低了阻抗值，并且增加
15、了信号延迟。480 针扁平数据线的引进需要连接器之间的开关，以使得新增的 40 个针脚能够提供与地端的通路。同时在前部保留了 40 针连接器，我们依然拥有背部的 80 针方案。5通过为从盘到数据线的通路增加第 3 个连接器，我们旧可以将所有并行的附加地线连接起来。然而我依然不知道如果增加了从盘连接器之后，控制器或者 HDD 系统能否运行良好。6如果数据线的电子特性发生变化，我们会发现阻抗值也会随之跳跃或者小幅度变化。7因为扁平数据线的尺寸或者材料的不同，由此将会引起阻抗值和信号速率的不同。8控制器和驱动电子器件的阻抗值将会随着模块的不同而变化，同时也会有不同的传输阻抗值和终端阻抗值。9驱动器，
16、数据和信号线有着不同的数据传输速率。10如果使用一个驱动通道，那么 HDD 和通道背部的数据线以及必须连接到 ATA 数据线上的固定驱动通道之间的连接器和数据线，将会带来阻抗值跳跃式的增加。系统越快，它对交接点的耦合，阻抗值以及传播速率的任意微小变化就越敏感。因为没有规定更多的参数，所以你的系统可能会被某些不确定因素搞的不尽入人意。对此，笔者实在爱莫能助。初步结论与可能的解决方案造成传输阻抗值的变化，邻近信号线之间的耦合以及一种设置与另一种设置之间的信号速率变化的罪魁祸首是：驱动器和控制器在信号的高低电平上的阻抗值将会随着模式的不同而不同。至于与脉冲相混淆的信号反射则应归咎于与发端不相匹配的终端阻抗值或者从控制器到驱动器之间不恒定的阻抗值。如果有第二个驱动器，这一连接点的阻抗值将很有可能起伏不定。A每一个控制器通道仅只有一个
