《数字逻辑与逻辑设计模拟卷及答案》由会员分享，可在线阅读，更多相关《数字逻辑与逻辑设计模拟卷及答案（6页珍藏版）》请在金锄头文库上搜索。
1、1数字电路与逻辑设计模拟卷（考试时间 120 分钟）姓名 学号 班级 总 分 题号 一 二 三 四 五 六核分人 题分 20 10 10 10 28 22复查人 得分得 分 一填空题（每空 2 分，共 20 分）1(A2.C) 16=( )102(110001000001) 2421 码 =( )103已知X 反 =1.1010，那么X 真值 =（ ） 。4 ，其最简与或式)13,05,()1,4986,20(),( dDCBAF（ ） 。5分析右图所示电路的逻辑关系，写出相应的逻辑表达式 F 为（ ） 。6设计一个 158 进制的计数器， 最少需要（ ）个触发器。7当用 D 触发器实现 T触
2、发器功能时，则 D 端应接（ ）端。8模为 2n 的扭环形计数器，其无用状态数为（ ） 。&ABC&DEFRF29如下图所示逻辑部件，其中各方框中采用模 N 的计数器作 N 次分频器，则 Z 输出的频率是（ ） 。10时序逻辑电路使用时钟脉冲 CP 上升沿更新状态的边沿触发器，已知 CP 及输入 X的波形如下图所示，则 X 的取值（从左向右）是（ ） 。得 分 二单项选择题（每小题 1 分，共 10 分）1与二进制 0101 等值的余 3 码是（ ） 。（1）1010 （2）1000 （3）0001 （4）00112二进制数 011001 的典型格雷码是（ ） 。（1）011011 （2）10
3、1101 （3）010111 （4）0101013表达式 F=AB 可用来表示（ ） 。（1）AB （3）AB （4）AC1 Q1 Q=D Q2C1 Q2 QD Q3C1 Q3 QCP&1&52设触发器的初始状态 Q=0，已知 J、K 端和 CP 端的输入信号如下图所示，试分别画出主从 JK 触发器和负边沿 JK 触发器的输出端 Q 的波形。 （8 分） 3分析右图所示 74LS194 移位寄存器构成的时序电路。（1） 画出它的完整状态图； （2） 它的计数模 M=？（3） 求序列值；（4） 讨论自启动能力（即有无挂起现象） （10 分）得 分 六设计题（共 22 分）1用 JK 型触发器和
4、PLA 实现 0110序列检测器，画出逻辑阵列图。 （状态编码用自然态序） （12 分）2用一块 74LS151，一块 74LS161 及其它逻辑门电路实现 011101 序列信号发生器。（10 分）CPJKQ 主从Q 负边沿1 2 3 4 5 6&S1 QA QB QC QDS0Cr DR A B C D DL“0” “1”CP“1”741946得 分 一填空题（每空 2 分，共 20 分）1162.75 2641 30.0101 4三个二维块，答案多种5 68 7 8 90.04MHz 10101011DEFABCQn得 分 二单项选择题（每小题 1 分，共 10 分）1 （2） 2 （4） 3 （1） 4 （1） 5 （2） 6 （2） 7 （2） 8 （3）9 （1） 10 （3）得 分 三多项选择题（每小题 2 分，共 10 分）1 （1） （3）2 （1） （5）3 （2） （3）4 （2） （3） （4）5 （2） （3） （5）得 分 四改错题（每小题 2 分，共 10 分）先找到出错位置，然后改正。16-642JK=13 A1 A0 D2 D1 D00 0 0 1 00 1 0 0 11 0 1 1 01 1 1 0 1401015它的存储体可存放 4096 个字，可实现 8 个 12 变量的组合逻辑函数。
