实验五计数器及其应用

《实验五计数器及其应用》由会员分享，可在线阅读，更多相关《实验五计数器及其应用（11页珍藏版）》请在金锄头文库上搜索。

1、实验五 计数器及其应用 一、实验目的1.熟悉由集成触发器构成的计数器电路及其工作原理。2.熟练掌握常用中规模集成电路计数器及其应用方法。二、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。计数器种类繁多。根据计数体制的不同,计数器可分成二进制（即 2n 进制）计数器和非二进制计数器两大类。在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。根据计数器的增减趋势不同,计数器可分为加法计数器随着计数脉冲的输入而递增计数的；减法计数器随着计数脉冲的输入而递减的,可逆计数器既可递增、也可递减

2、的。根据计数脉冲引人方式不同,计数器又可分为同步计数器计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。1.异步二进制加法计数器异步二进制加法计数器是比较简单的。图 32 (a)是由 4 个 JK（选用 74LS112 集成片）触发器构成的 4 位二进制(十六进制)异步加法计数器,图 32 (b)和(c)分别为其状态图和波形图。对于所得状态图和波形图可以这样理解：触发器 FFo(最低位)在每个计数沿(CP)的下降沿(1 0)翻转,触发器 FF1的 CP 端接 FF 0 的 Q 0 端 .因而当 FF 0(Q0)由 10 时,F

3、F 1翻转。类似地,当 FF l(Ql)由 10 时,FF 2翻转,FF 2(Q2)由 10 时,FF 3翻转。（a）逻辑图(b)状态图 （c）波形图图 32 4 位二进制（十六进制）异步加法计数器4 位二进制异步加法计数器从起始态 0000 到 1111 共十六个状态,因此,它是十六进制加法计数器,也称模 16 加法计数器 (模 M = 16)。从波形图可看到,Q 0的周期是 CP 周期的二倍；Q l是 Q0的二倍,CP 的四倍；Q 2是 Q1的二倍,Q 0的四倍,CP 的八倍；Q 3是 Q2的二倍,Q l的四倍,Q 0的八倍,CP 的十六倍。所以 Q0、Q l、Q 2、Q 3也分别实现了二

4、、四、八、十六分频,这就是计数器的分频作用。2.异步二进制减法计数器异步二进制减法计数器原理同加法计数器,只要在图 32(a)所示加法计数器逻辑电路中将低位触发器 Q 端接高位触发器 CP 端,换成低位触发器 Q 端接高位触发器 CP 端即可。图 33 为异步二进制减法计数器。如果用 D 触发器,则可把 D 触发器先转换成 T触发器,然后根据 74LS74D 触发器是上升沿触发,画出逻辑电路图。用 74LS74 构成的 4 位二进制计数器其逻辑电路如图 34 所示。3.其它进制计数器在很多实际应用中,往往需要不同的计数进制满足各种不同的要求。如电子钟里需要六十进制、二十四进制,日常生活中的十进

5、制,等等。（a）逻辑图 (b) 状态图 （c）波形图图 33 4 位二进制（十六进制）异步减法计数器图 34 用 74LS74 D 触发器构成的 4 位异步二进制加法计数器在图 34 中虚线所示,我们只要把 Q3和 Q1通过与非门接到 FFo、FF I、FF 2、FF 3四个触发器的清零端 Rd,即可实现从十六进制转换为十进制的计数器。如要实现十四进制计数器,可以把 Q3、Q 2、Q 1相“与非”后,接触发器 FF3 FF0的清零端 Rd。同理可实现其它进制的异步计数器。“8421 码”十进制计数器是常用的,图 35 为下降沿触发的 JK 触发器构成的异步十进制计数器(8421 码)。(a)逻

6、辑图（b）状态图 （c）波形图 图 35 异步十进制(8421 码)计数器要组成 100 进制(8421 码)计数器可以把两个 8421 码计数器联起来即可实现。4.集成计数器在实际工程应用中,我们一般很少使用小规模的触发器去拼接而成各种计数器,而是直接选用集成计数器产品。例如 74LS16l 是具有异步清零功能的可预置数 4 位二进制同步计数器。74LS193 是具有带清除双时钟功能的可预置数 4 位二进制同步可逆计数器。图 36 为 74LS161 管脚排列图。由可知,74LS161 具有下列功能：1）CR= 0 ,不管其它输入端为何状态,输出均为 0 。2）CR= 1,LD= 0 ,在

7、CP 上升沿时,将 d0 d3置入 Q0 Q3中。3）CR=LD= 1 ,若 CTT=CTP= 1 ,对 CP 脉冲实现同步计数。4）CR=LD= 1,若 CT P?CTT= 0 ,计数器保持。进位 CO 在平时状态为 0 ,仅当 CTT = 1 且 Qo Q3 全为 1 时,才输出 1（CO = CTT?Q3?Q2?Ql?Q0）。74LS193 主要功能如下： CR=1 为清零,不管其它输入如何,输出均为 0。 CR=0,LD = 0,置数,将 D、C、B、A 置入 QD、Q C、Q B、Q A中。 CR=0,LD= 1,在 CPD=1,CPU有上升沿脉冲输入时,实现同步二进制加法汁数。在

8、CPU= 1 ,CPD有上升沿脉冲输入时,实现同步二进制减法计数。 在计数状态下 (CR=0, LD = 1 ,CPD=1 时 )CPU输入脉冲 , 进行加法计数,仅当计数到 QD QA全 1 时,且 CPu 为低电平时,进位 CO 输出为低电平；减法计数时 (CPU=1,CPD 为脉冲输入,CR=0,LD=1),仅当 QDQA 全 0 时,且 CPD为低电平 时,借位 BO输出为低电平。74LS193 的管脚排列图如图 37 所示。图 36 74LS161 管脚排列图图 37 74LS193 管脚排列图三、实验内容与步骤1.异步二进制加法计数器（1） 将二片 74LS112（双 JK 触发器

9、）插入 IC 空插座中。（2）其中 CP 接单次脉冲(或连续脉冲),R 端接实验箱上的复位开关 K5。（3）接通实验系统(箱)电源,先按复位开关 K5(复位开关平时处于 1,此时 LED 灯亮,按下为 0,则 LED 灯灭。再松开开关,恢复至原位处于 1,LED 灯亮)。计数器清零。（4）按动单次脉冲(即输入 CP 脉冲),计数器按二进制工作方式工作。这时Q3、Q 2、Q 1、Q 0的状态应和图 32 (b)一致。如不一致,则说明电路有问题或接线有误,需重新排除错误后,再进行实验论证。2.异步二进制减法计数器（1）按图 33 (a)接线。实际上,只要把异步二进制加法计数器的输出脉冲引线由 Q

10、端换成 Q 端,即为异步二进制减法计数器。（2）输入单次脉冲 CP,观察输出 Q3、Q 2、Q 1、Q 0的状态是否和图 33(b)一致。（3）将 CP 脉冲连线接至连续脉冲输出(注意：必须先断开与单次脉冲连线,再接到连续脉冲输出上),调节连续脉冲旋钮,观察计数器的输出。3.用 D 触发器构成计数器（1）按图 34 接线,即为 4 位二进制(十六进制)异步加法计数器。验证方法同上。从本实验不难发现,用 D 触发器构成的二进制计数器与 JK 触发器构成的二进制计数器的接线（即电路连接）不一样,原因是 74LS74 双 D 触发器为上升沿触发,而 74LS112 双 JK触发器为下降沿触发。（2）

11、构成十进制异步计数器在图 34 中,将 Q3和 Ql两输出端,接至与非门的输入端,输出端接计数器的四个清零端Rd。图中虚线所示（原来 Rd接复位按钮 K5的导线应断开）。按动单次脉冲输入,就可发现其逻辑功能为十进制（8421 码）计数器。4.集成计数器 74LS161 的功能验证和应用（1）将 74LS161 芯片插入实验箱 IC 空插座中。D 0、D 1、D 2、D 3接四位数据开关 ,Q0、Q 1、Q 2、Q 3、CO 接五只 LED 发光二极管,置数控制端 LD、清零端 CR,分别接逻辑开关 K1、K 2,CTP、CT T分别接另二只逻辑开关 K3、K 4,CP 接单次脉冲。接线完毕,接

12、通电源,进行 74LS161 功能验证。 清零：拨动逻辑开关 K2 = 0（ CR= 0）则输出 Q0 Q3全为 0,即 LED 全灭。 置数：设数据开关 D 3 D2 D1 Do = 1010,再拨动逻辑开关 KI=0,K2=1(即 LD=0, CR=1),按动单次脉冲(应在上升沿时),输出 Q3Q2QlQo = 1010,即 D3 Do 数据并行置入计数器中,若数据正确,再设置 D3 D0为 0111,输入单次脉冲,观察输出正确否(Q 3 Q0= 0111) 。如不正确,则找出原因。 保持功能：置 K1=K2=1(即 CR=LD=1),K3 或 K4= 0 ( 即 CTT = 0 或 CT

13、p = 0 ),则计数器保持,此时若按动单次脉冲输入 CP ,计数器输出 Q 3 Q0不变（即 LED 状态不变）。 计数：置 K1=K2=1（即 CR=LD=1）K 3=K4=1（CT T = CTp = 1）则 74LS161 处于加法计数器状态。这时,可按动单次脉冲输入 CP,LED 显示十六进制计数状态,即从000000011111 进行顺序计数,当计到计数器全为 1111 时,进位输出 LED 发光二极管亮（即 CO = 1,CO=CTT?Q3?Q2?Q1?Q0）。将 CP 接单次脉冲的导线去掉,连至连续脉冲输出端,这时可看到二进制计数器连续翻转的情况。（2）十进制计数也可用 74L

14、S161 方便地实现。将 Q3和 Ql通过与非门反馈后接到 CR 端。利用此法,74LS161 可以构成小于模 16 的任意进制计数器。同步置数法,就是利用 LD 这一端给一个零信号,使数据 D3D2DID0 = 0110 （即十进制数6）并置入计数器中,然后以 6 为基值向上计数直至 15(共十个状态),即0110011110001001101010111100110111101111。所以利用（15）10=（1111） 2状态 CO 为 1 的特点,反相后接到 LD,而完成十进制计数器这一功能。同样道理,也可以从 0、1、2 等数值开始,再取中间十个状态为计数状态,取最终状态的“1”信号相

15、与非后,作为 LD 的控制信号,就可完成十进制计数器。例如若 D3D2DlD0 =（0000） 2 = 0 则计到 9,D3D2DlD0=（0001） 2 = 1 则计到 10,等等。5.集成计数器 74LS193 的功能验证74LSl93 计数器的使用方法和 74LS161 很相似。（1）清零：74LS193 的 CR 端与 74LS161 不同,它是“1”信号起作用,即 CR=1 时,74LS193 清零。实验时,将 CR 置 1,观察输出 QD、Qc、Q B、Q A的状态,并和逻辑功能图 37比较。（2）计数：74LS193 可以加、减计数。在计数状态时,CR = 0 ,LD = 1 ,CPD=1,CPU输入脉冲,为加法计数器；CP U = 1 ,CPD输入脉冲,计数器为减法计数器。（3）置数：CR=0,置数数据开关为任一二进制数（如 0111）,拨动逻辑开关 K1=0（LD= 0）则数据 D、C、B、A 己送入 Q D QA中。（4）用 74LS193 也可实现任意进制计数器,这里不一一实验了。读者可以试做一下其它几个任意进制的计数器。四、注意事项集成片在使用时,不能带电接、拔导线。五、实验总结1.若用 74LS193 构成 60 进制计数器,电路如何？2.总结 74LS161 二进制计数器的功能和特点。