《基于vhdl的数字是竞赛抢答器的设计与实现》由会员分享，可在线阅读，更多相关《基于vhdl的数字是竞赛抢答器的设计与实现（26页珍藏版）》请在金锄头文库上搜索。
1、 基于VHDL的数字式竞赛抢答器的设计与实现-抢答、计分和报警 完成日期： 指导教师签字： 答辩小组成员签字： 基于VHDL的数字式竞赛抢答器的设计与实现抢答、计分和报警摘 要抢 答 器 作 为 一 种 电 子 产 品 ， 早 已 广 泛 应 用 于 各 种 智 力 竞 赛 和 知 识 竞 赛 场 合 ， 是 竞赛 问 答 中 一 种 常 用 的 必 备 装 置 电 路 结 构 形 式 多 种 多 样 。本 设 计 使 用 VHDL 语 言 设 计 一 个 四 路 数 字 竞 赛 抢 答 器 系 统 。 VHDL 是 一 种 全 方位 的 硬 件 描 述 语 言 ， 几 乎 覆 盖 了 以 往
2、 各 种 硬 件 描 述 语 言 的 功 能 ， 整 个 自 顶 向 下 或 自 底向 上 的 电 路 设 计 过 程 都 可 以 用 VHDL 来 完 成 。 本 文 阐 述 了 EDA 的 概 念 和 发 展 、VHDL 语 言 的 优 点 和 语 法 结 构 并 分 析 讲 解 了 四 路 数 字 竞 赛 的 各 模 块 的 功 能 要 求 、 基 本原 理 以 及 实 现 方 法 。 本 系 统 的 设 计 就 是 采 用 VHDL 硬 件 描 述 语 言 编 程 ， 基 于QuatusII6.0 平 台 进 行 编 译 和 仿 真 来 实 现 的 ， 其 采 用 的 模 块 化 、
3、逐 步 细 化 的 设 计 方 法 有利 于 系 统 的 分 工 合 作 ， 并 且 能 够 及 早 发 现 各 子 模 块 及 系 统 中 的 错 误 ， 提 高 系 统 设 计 的效 率 。 抢 答 器 的 主 要 功 能 模 块 是 是 ： 1、 对 第 一 抢 答 信 号 的 鉴 别 和 锁 存 功 能 ； 2、 计分 功 能 。 3、 数 码 显 示 ； 4、 答 题 限 时 功 能 。 在 本 设 计 主 要 讲 述 抢 答 、 计 分 和 警 告 的 功能 。关键词: 抢答器；EDA ；VHDL I Based on VHDL for Digital Competition Vi
4、es to Answer First the Design andImplementation-Vies to AnswerFirst, Scoring and Call the PoliceAbstractResponder is a kind of electronic products, has been widely used in all kinds of intelligence competition and knowledge contests occasions, is contest answers must have a common device circuit str
5、ucture forms.The design of the use of VHDL language design a four way race responder digital system.VHDL is a full range of hardware description language, covering almost the past various hardware description language function, the top-down or bottom-up circuit design process can use VHDL to complet
6、e.This paper expounds the concept and the development of EDA, VHDL language advantages and grammatical structure and Analysis on the four digital competition each module functional requirements, principle and implementation method.The design of this system is the use of VHDL hardware description lan
7、guage, based on QuatusII6.0 platform compilation and simulation to achieve, the modular, stepwise refinement design method is helpful for system of division of labour, and early identification of each module and the system error, improve the efficiency of system design.Vies to answer first the main
8、function module is: 1, the first vies to answer first the differential signal and latch function; 2, score function.In 3, a digital display; 4, the answer time limit function.In this design is mainly about answering, scoring and warning function.Key words: responder; EDA; VHDL II 目录1 绪论 .12 总体设计方案 .
9、23 设计平台的描述 .33.1 EDA 的概述 .33.2 VHDL 语言特点描述 .43.3 设计平台 QUARTUSII 6.O 软件的概述及工作原理 .54 抢答器各部分的设计描述及仿真波形 .74.1 抢答鉴别、计分和报警模块的设计 .74.1.1 抢答鉴别模块设计 .74.1.2 报警模块设计 .84.1.3 计分模块的设计 .94.2 其他模块的设计 .104.2.1 译码模块的设计 .104.2.2 定时模块的设计 .104.2.3 动态显示模块的设计： .125 总结 .13参考文献 .14致谢 .15附录 源代码 .16基于 VHDL 的数字式竞赛抢答器的设计与实现-抢答、计分和报警 0 1 绪论随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用越来越多地渗透到国民经济的各个部门，目前数字电子技术已经广泛应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。其中，抢答器就是典型的一种运用数字集成的设备。在日常生活中，各种智力竞赛越来越多，而抢答器是必不可少的设备之一，答题时一般分为必答和抢答两种。必答有时间限制，到时要告警。而抢答则要求参赛者做好充分准备，由主持人宣读完题目后，参赛者开始抢答，谁先按下按钮，就由谁答题，但竞赛过程中很难准确判断出谁先按下按键，因此使用抢答器来完成这一功
