《模拟电路数字电子钟设计》由会员分享，可在线阅读，更多相关《模拟电路数字电子钟设计（17页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学电工电子技术课程设计说明书 11课程设计任务书题 目: 数字电子钟设计初始条件：1. 具备电子电路的基础知识和查阅资料和手册的能力2熟悉常用电子器件和常规实验仪器及电子设计常用软件3. 已掌握电子电路实验的基本方法要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1.采用位数码管，显示范围 0 分 00 秒23 时 59 分 59 秒2.提出至少两种设计实现方案，并优选方案进行设计3.有能力的同学可在完成上述要求后提出增强功能的设计方案1）当电路发生走时误差时，要求电路具有校时功能2）电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点4.
2、撰写符合学校要求的课程设计说明书时间安排：1. 7 月 7 日 动员大会，下达课程设计任务书2. 7 月 7 日 11 日 查阅资料， 选择设计方案，进行设计计算，完成预设计3. 7 月 12 日 预设计方案经教师审查 4. 7 月 12 日17 日 设计电路的安装和调试并完成课程设计说明书5. 7 月 17 日18 日课程设计答辩指导教师签名： 2008 年 07 月 07 日系主任（或责任教师）签名： 2008 年 07 月 07 日武汉理工大学电工电子技术课程设计说明书 22目录摘要.31 设计内容及要求42 方案设计与选择42.1 设计原理.42.2 方案选择.52.2.1 方案一.5
3、2.2.2 方案二.72.3 方案一与方案二的比较.73 单元电路设计.73.1 秒脉冲产生电路.73.2 计数电路.93.3 译码显示电路.113.4 校时电路.114 制作、调试.124.1 调试过程中发现的问题.124.2 调试电路的方法和技巧.124.3 调试中的故障原因及排除方法13武汉理工大学电工电子技术课程设计说明书 335 收获、体会和改进的方法135.1 收获和体会.145.2 改进及展望.14参考文献.14附录 115附录 2.15附录 316摘要由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这技术制造出来的越来越先进，数字钟已经被人们普遍使用，虽然数字钟
4、的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的。下面所写的就是数字电子钟课程设计，向大家简单介绍一下数字钟的工作原理以及所要用到的一些单元电路并且各单元电路工作的原理以及它们的原理图。关键词： 脉冲发生器 秒 60 进制计数电路 分 60 进制计数电路 时 24 进制计数电路 译码显示电路 校时电路武汉理工大学电工电子技术课程设计说明书 44数字电子钟设计1 设计内容及要求设计一个数字电子钟，要求采用位数码管，显示范围 0 分 00 秒23 时 59 分 59 秒，另外还具有增强功能校时和整点报时。即当电路发生走时误差时，要求电路具有校时功能，整点报时功能则是指每当数字钟走到据
5、整点还剩十秒钟时便每隔一秒发出一声鸣叫，鸣叫时间持续 1s,且音频为四低一高。提出至少两种设计实现方案，并优选方案进行设计。2 方案设计与选择2.1 设计原理数字钟是计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和报时功能。一个基本的数字钟电路主要由译码显示器、 “时” ， “分” ， “秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、 “时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，将标准秒信号送入“秒计数器” ， “秒计数器”采用 60 进制计数器，每累计 60 秒发现胡一个“分
6、脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器” 。“时计数器”采用 24 进制计时器，可实现对一天 24 小时的累计。译码显示电路将“时” 、“分” 、 “秒”计数器的输出状态七段显示译码器译码，通过六位 LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时” 、 “分” 、 “秒”显示数字进行校对调整的。原理图如下图 2-1 所示:武汉理工大学电工电子技术课程设计说明书 55图 2-1 数字电子钟原理图2
7、.2 方案选择2.2.1 方案一用 555 定时器构成多谐振荡电路来产生时钟信号输入后续电路以驱动电路工作，计数电路是系统的最核心部分，用六片 74LS90 芯片级联构成，分、秒计数电路十位为六进制，个位为十进制，时计数电路十位为二进制，个位为四进制。校时部分用一个单刀双掷开关控制，开关一边与地相连一边与 VCC 相连，各主要部分功能如下:第一部分，555 定时器与电阻 R1、R2，电容 C1 、C2 构成一个多谐振荡器，利用电容的充放电来调节输出 V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为 1Hz。第二部分，6 片 74LS90 芯片构成计数电路，按时间进
8、制从右到左构成从低位向高位的进位电路，并通过译码显示，在六位 LED 七段显示器上显示对应的数值。第三部分，通过控制单刀双掷开关的掷向来控制，当开关从与高电平相连的那边转到与低电平相连的那边就会产生一个下降的脉冲，从而使要校时的部分相应增加一，由于同时用了一个单刀双掷开关控制了秒到分和分到时的进位信号，所以校时的时候秒不会向分进位，分不会向时进位。方案一的完整电路图 2-2 所示:武汉理工大学电工电子技术课程设计说明书 66图 2-2 方案一的完整电路图 武汉理工大学电工电子技术课程设计说明书 772.2.2 方案二方案二的秒脉冲发生器是由石英晶体和分频电路构成的，原理是石英晶体能产生高达4M
9、HZ 的秒冲通过分频电路也能产生 1HZ 的信号，其中计数部分是由 6 片 74HC161 构成，因为 74HC161 也有计数功能，也能完成我们所需的 60 进制和 24 进制，校时部分由若干与门和或门组成，其中将秒冲通过开关直接接在校时部分，通过开关的闭合可以手动的校时，当开关与秒冲接通时又可以通过秒冲产生的下降沿使计数增加。2.3 方案一与方案二的比较由于方案一中产用的是 555 定时器组成的秒脉冲，方案二中产用的是石英晶体和分频电路组成的秒脉冲，虽然方案二中的秒脉冲更加的准确，但是方案一中的秒脉冲相对来说更加简洁，经济，实用。方案一中产用的计数部分是由 6 片 74LS90 组成，方案
10、二中的计数部分是由 6 片 74HC161 构成，方案二中还必须增加若干的与门，或门等其它的逻辑门，相对方案一来说很繁琐，不利于设计组装。3 单元电路设计3.1 秒脉冲产生电路秒脉冲发生器主要由 555 定时器和一些电阻电容构成，原理是利用 555 定时器的特性，通过电容的充放电使 VC 在高，低电平之间转换，其中 555 定时器的高，低电平的门阀电压分别是 2/3VCC 和 1/3VCC，当电容器充电使 VC 的电压大于 2/3则就为高电平，然而由于反馈作用又会使电容放电，当小于/3VCC 时，就为低电平，同样由于反馈作用又会使电容充电。通过定时器的这一性质我们就可以同过计算使它充放电的周期
11、刚好为，这样我们就会得到的信号。其中 555 定时器的一些功能对照后面目录。其中 555 定时器组成的脉冲发生器电路如下图 3-1 所示武汉理工大学电工电子技术课程设计说明书 88U16LM555CMGND1DIS7OUT 3RST4VCC8THR6CON5TRI2C110uF C210nFR162kR210kVCC5VVCC3201图 3-1 555 定时器组成的脉冲发生器3.1.2 参数计算由于我们要得到的信号，所以我们就可以通过定时器充放电一次所需的时间的公式，将那时间设为，然后设定两个电阻值计算出另外那个电容值，在设定电阻值时我们要记得将电阻值设为比较常用的那种电阻值，得到的电容值也尽
12、可能让它是比较普遍使用的，这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容值。在这次设计中我们设定的电阻值 RA=10kOhm,RB =62kOhmC=10uF,式 f=1.43/(RA+2RB)*C可得， f0.99Hz, 误差 A=(1-0.99)/1*100%=1%,可以忽略不计。3.2 计数电路因为电子钟由秒，分，时组成。分别为 60 进制和 24 进制。产用 2 片 74LS90 芯片组成进制，产用另外 2 片 74LS90 接成 24 进制。74LS90 的清零是当两清零端口同时为高电平时才清零。在电路中我们通过这一清零方法，先按二进制计数器串联起来构成计数器，当
13、计数状态达到我们所需的 60 或者 24 时，经过电路译码，反馈，产生复位脉冲将计数器清零，然后重新开始进行下一个循环。1. 60进制计数器。电路如图3-1所示。第一片74LS90芯片构成10进制计数器，第二片74LS90芯片构成6进制计数器。74LS90具有异步清零功能。在第一片74LS90构成的十进制计数器中，当第十个脉冲来到时，此时它的四级触发器的状态为“1001” ，这时它就会自动清零。当第异片74LS90构成的十进制计数器清零的同时给第二组的加法计武汉理工大学电工电子技术课程设计说明书 99数器CP端进行计数，而第一组的第 6个脉冲进位到来时， 此时第二片74LS90芯片的触发器的状
14、态位“0110”，这时QB，QC均为高电平，将QB与RO1相连，将Ro2与Qc相连，就会进行异步清零。如此循环就会构成60进制计数器。U9DCD_HEXU10DCD_HEXU374LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023GND10VCC5U474LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023GND10VCC5 1314151716VCC1211100图 3-2 60 进制计数器2. 24 进制计数器。24 进制计数器电路如图 3-2 所示。一片构成二进制计数器，一片构成四进制计数器。由于 74LS90 芯
15、片清零是由两个清零端控制的，所以当第 24 个脉冲到来时，第一片 74LS90 芯片的 Qc 为高电平，第二片 74LS90 芯片的 QB 为高电平，让第一片 74LS90 芯片的 Qc 与两片芯片的 Ro1 相连，让第二片 74LS90 芯片的 QB 与两片芯片的 Ro2 相连，当第 24 个脉冲到来时就会进行异步清零。如此循环就会构成 24进制计数器。武汉理工大学电工电子技术课程设计说明书 1010U174LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023GND10VCC5U7DCD_HEXU8DCD_HEXU574LS90DQA12QB9QD11QC8I
