《一种用于CMOS运算放大器的改进的频率补偿技术》由会员分享，可在线阅读，更多相关《一种用于CMOS运算放大器的改进的频率补偿技术（8页珍藏版）》请在金锄头文库上搜索。
1、An improved Frequency compensation Technique for CMOS operational amplifiers 译文1一种用于 CMOS 运算放大器的改进的频率补偿技术BHUPENDRA K. AHUIJ摘要：一般常用的 CMOS 两级运算放大器由于二阶 RC 补偿网络的存在使其两方面的基本性能受到了限制第一，这种频率补偿技术只在有限的容性负载范围内使系统稳定工作；第二，电源抑制能力在开环极点外会有严重的退化，这里要介绍的技术可以使电路在更宽的容性负载范围内稳定工作，同时 VBB 电源抑制能力也有了很大提高，可以在很宽的带宽内保持较强的电源抑制能力本文
2、首先在其频率特性和噪声特性方面做了数学推导，然后由 N 阱 CMOS 工艺实现了此技术实验结果显示此技术可使电路的负电源抑制比在 10kHz 时达到 70dB，1kHz时输入噪声密度为 50 nV/Hz 简介线性 CMOS 技术在过去的 5 年内取得了显著的进展，它可以提供高性能低功耗的模拟电路模块，如运算放大器、比较器、缓冲器等这些电路能以较小的面积和较低的功耗获得可与双极型电路相比较的性能，这使得单片集成高标准的复杂的滤波器、A/D 与 D/A 转换器等成为可能CMOS 技术由于具有相对简单的电路结构和灵活的设计，比 NMOS 技术更有优势，并且正在作为未来线性模拟集成电路的主要技术而被迅
3、速接受，特别是在远程通信领域12运算放大器作为任何模拟集成电路的重要模块，两种技术都对其制成做过报道36典型的 CMOS 运算放大器为两级增益结构，第一级为差分输入单端输出级，第二级为 A 类或 AB 类输出倒相级通常每一级的增益都被设计在 40100 的范围之内图 1（a ）所示为典型的 CMOS 运算放大器电路结构，图 1（b）为其早期的交流等效模型此结构是国内 IC 中使用的最合适驱动容性负载的结构简单的说，M1M5 形成了差分输入级，而 M6、M7 形成了输出倒相级第二级增益处的 RC 网络为运算放大器提供频率补偿这种电路，已经被很多学者分析过57，包含一个主极点、两个复杂的高频级点和
4、一个零点，该零点可以通过增大补偿电阻 RZ 从频谱图的右半平面移动到左半平面，如图 1（c）所示在高频时由于补偿电容的存在使第一级输出与运算放大器输出间形成一个没有反相的前馈通路，所以运算放大器的表现出如下的性能退化：1）负载电容达到补偿电容的量级时，电路的稳定性会大幅降低（C L 必须远小于 gm2CC/gm1 以避免在单位增益带宽产生第二个极点）2）在 PMOS 管作为差分信号的输入端时，负电源在单位增益带宽内主极点处会表现出一个零点这会导致那些采用高频开关稳压器产生他们供电电源的数据采样系统在性能上出现严重的退化（在 NMOS 管作为差分信号输入端时，正电源会使电路性能出现相同的退化），
5、如图 1（d）所示An improved Frequency compensation Technique for CMOS operational amplifiers 译文2本文提出的技术克服了以上两个限制这种技术早期7作为私人交流被Read 和 Weiser 参考过8本论文对电路进行了分析、设计，并由 N 阱 CMOS 工艺进行了实现，而且提供了测试结果图 1（a ）常用的两级运算放大器（b）两级运算放大器的小信号等效模型（c）零极点图（d）在单位增益模式下的 VBB 电源抑制比II. 改进的频率补偿技术该技术是基于消除由第一级输出到到运算放大器输出之间的前馈通路的图1 中所示的电路会有
6、一个 CCd（V 0-V1）/dt 的电流流入第一级的输出端如果一种技术能够设计一个大小为 CCdV0/dt 的电流仅仅流入 第一级的输出，那么此技术就能够消除前馈通路而且由于米勒效应同时能够产生一个主极点唯一不同的是，米勒电容现在是 A2C2 而不是（1+A 2）C C，这里 A2 表示第二级放大器的增益这样这种构想的电路的交流等效模型如图 2（a）所示这里补偿电容连接在输出节点与一个虚地端（交流地），而具有同样为 CCdV0/dt 的受控电流源电流流入第一级的输出端可以证明对于这种结构，运算放大器的开环增益可以由下式给出：An improved Frequency compensation
7、 Technique for CMOS operational amplifiers 译文3其中A 1=gm1R1是第一级的直流增益， A2=gm2是第二级的直流增益图 2（a ）新的频率补偿技术（ b）S 平面内的零极点分布结果（c ）V BB PSRR 分析的小信号等效模型（d）图 2（a ）在理想情况下的 VBB PSRR 响应图 2（b）所示为此电路的零极点位置请注意这里没有有效的零点并且所有的极点都是实数，而且距离很远假设内部节点电容远远小于补偿电容C C和负载电容C L，单位增益带宽W 1仍然是由g m1/CC得到这会导致：An improved Frequency compens
8、ation Technique for CMOS operational amplifiers 译文4将如下列给出的两级运算放大器设计的典型值代入上式：可以得到，新的补偿技术可以驱动100pF的容性负载，而图1所示的典型的运算放大器的只能驱动10pF 的容性负载这样新技术可以在相同的性能下使驱动容性负载的能力提高一个量级的改进改进量可以由C C/C1得到，其中C 1可以通过细致的版图设计和第一级的设计来减小另一个重大的性能改善是负的电源抑制特性图2（c）所示为输入接地的计算开环负电源抑制比的电路模型可以证明开环V BB电源抑制比可以由下式得出：从上式可以看出它有着和开环增益一样的极点和一个由于
9、第一级输出端寄生电容造成的零点这样，在单位增益时，V BB电源抑制比由下式给出：这意味着系统会有一个平坦的响应值为20log A1A2，直到第一级寄生零点频率处响应开始出现一个 6dB 每倍频程的上升，直到单位增益节点处响应又恢复平坦从图 2（d）中可以看到这一点III. 一个实现的电路和它的测试结果An improved Frequency compensation Technique for CMOS operational amplifiers 译文5尽管上述的原理可以应用于任何 MOS 放大器的设计，但是用 CMOS 技术实现会相对简单一些图 3（a）所示为一个实现方案，电流互感器为补
10、偿电容提供实际的地或者说是交流虚地，同时它还能将一个 CCdV0/dt 的电流转存入第二级的输入端电流源 CS1 使 M8 偏置在一个固定的直流工作点，这样就为补偿电容形成了交流地通过合适的匹配 CS2 与 CS1 的电流值，可以使旁路位移电流CCdV0/dt 全部流入或流出第一级的输出端在大差分信号输入的情况下输出摆率是由总的输入差分电流 2I0 等决定的，为了保持电流互感器在整个摆动周期有合适的偏置，我们必须保证 I1 大于2I0同时， M8 的尺寸和 I1 的值应该足够的大，以保持 M8 的栅源电压 VGS 相对恒定且低于出现最坏摆率情况的条件An improved Frequency
11、compensation Technique for CMOS operational amplifiers 译文6图 2 （a）电流互感器提供虚地的实现（b）本设计的放大器原理图（c）此放大器的版图图3（b）所示为本论文中实现的放大器的原理图差分输入级由M1M5组成，采用共源共栅器件MC1 和 MC2，以减小由于开关电容电路的应用使负电源提供的电容电流互感器是由M8、M9和M10构成的由于共源共栅的结构，在文献7中这种技术被称为“栅接地共源共栅补偿技术” 输出级由M6和M7 管构成晶体管MB和晶体管 M7的栅电容构成了RC 低通滤波器，用来过滤偏置点CPBIAS上的高频噪声在虚线框中所示的偏
12、置电路为几个这样的放大器共享的，以降低由于这种补偿技术而增加的功耗和面积开销图3（c）所示为此放大器的版图此放大器是采用4mN阱CMOS技术设计制造的，占用版图面积为165mil 2此放大器的输入参考噪声要略逊于图 1（a）中所示放大器的，这是由晶体管M9、M10、M12 和 M14 造成的好在它们对噪声的贡献可以通过参考 M1、M2晶体管适当增大他们的沟道长度来明显的减小 37一些性能参数的测试值都列An improved Frequency compensation Technique for CMOS operational amplifiers 译文7在表中此运算放大器的开环增益为 8
13、0dB，单位增益带宽为 3.8MHz，相位裕度在负载为 15pF 时为 70低频时 VCC 和 VBB 的电源抑制比都要好于-80dB，这分别是由于偏置电路的设计和共源共栅的晶体管 MC1 和 MC2 的存在造成的V BB 电源抑制比在 60kHz 时下降为 0，这与仿真的寄生零点有很好的吻合此运算放大器的输入参考噪声密度在 1kHz 和 100kHz 的值分别为 58 和 8 nV/Hz表 1总结本论文介绍一个改进的频率补偿技术，并且对现有技术做了简单的回顾该技术已经由现有的 CMOS 工艺实现，实验结果显示该技术使电路的高频电源抑制比比现有技术有很大的提高，该技术可使电路的 VBB 电源抑
14、制比在 100kHz 时达到-30dB-35dB与此同时，在相同的补偿电容下该技术可使电路的电容驱动能力显著提高致谢感谢 P. 格雷博士为本补偿技术的噪声分析提供的技术讨论同时，也对 T.巴恩斯在性能分析上所做的技术支持表示深深的感谢参考文献An improved Frequency compensation Technique for CMOS operational amplifiers 译文81R. Gregorian and G. Amir, “A single chip speech synthesizer using a switched-capacitor multiplier.
15、” IEEE J. Solid-State Circuits. vol. SC-18, pp. 65-75, Feb. 1983.2 B. K. Ahuja et al., “A single chip CMOS PCM codec with filters,” in ISSCC Dig. Tech. Papers, pp. 242-243, Feb. 1981.3 P. R. Gray. ” Basic MOS operational amplifier design-Au overview.” in Analog” MOS Integrate Circuits. New York: “IE
16、EE Press, 1980, pp. 28-49.4 D. Senderowicz, D, A. Hodges, and P. R. Gray, “A high performance NMOS operational amplifier,” IEEE J. Solid-State Circuits, vol. SC-13, pp. 760768, Dec. 19785 W. C. Black er al., “A high performance low power CMOS channel filter,” IEEE J. Solid-State Circuits, vol. SC-15, pp. 929938, Dec. 1980.6 V. R. Saari, “Low powe
