《超前进位加法器的设计(20170823001928)》由会员分享，可在线阅读，更多相关《超前进位加法器的设计(20170823001928)（16页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空航天大学课 程 设 计 报 告课程设计名称： 计算机组成原理课程设计课程设计题目： 超前进位加法器的设计院（系）：计算机学院专 业：计算机科学与技术班 级：学 号：姓 名：指导教师：完成日期： 2014年 01月 10日沈阳航空航天大学课程设计报告- I-目 录第 1 章 总体设计方案 . 21.1 设计原理 . 21.2 设计思路 . 31.3 设计环境 . 3第 2 章 详细设计方案 . 42.1 顶层方案图的设计与实现 . 42.1.1 顶层方案的整体设计 . 42.1.2 元器件选择和引脚锁定 . 52.2 功能模块的设计与实现 . 62.2.1 八位超前进位加法器的设计与实现
2、 . 62.3 功能仿真调试 . 8第 3 章 编程下载与硬件测试 . 103.1 编程下载 . 103.2 硬件测试及结果分析 . 10参考文献 . 12附 录 . 13沈阳航空航天大学课程设计报告- 2-第 1 章 总体设计方案1.1 设计原理将 n 个全加器相连可得 n 位加法器，但是加法时间较长。解决的方法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。超前进位产生电路是根据各位进位的形成条件来实现的。四位超前进位加法器的设计：只要满足下述两个条件中的任一个，就可形成 C1， （ 1） X1， Y1 均为 1；（ 2） X1,Y1 任一个为 1，且进位 C0 为 1
3、。由此，可以得到 C1 的表达式为：C1=X1*Y1+(X1+Y1)*C0 ；只要满足下述条件中任一个即可形成 C2， （ 1） X2， Y2 均为 1； （ 2） X2，Y2 任一为 1，且 X1， Y1 均为 1； （ 3） X2， Y2 任一为 1，同时 X1， Y1 任一为 1，且 C0 为 1 。 由 此 ， 可 以 得 到 C2 的 表 达 式 为 ：C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)*(X1+Y1)*C0 ；同理，有 C3， C4 表达式如下：C3=X3*Y3+(X3+Y3)*X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1 +(X3+Y3)*(X
4、2+Y2)*(X1+Y1)*C0 ；C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3)*X2*Y2 +(X4+Y4)*(X3+Y3)*(X2+Y2)*X1*Y1+(X4+Y4)*(X3+Y3)*(X2+Y2)*(X1+Y1)*C0 。引入进位传递函数 Pi 和进位产生函数 Gi。它们的定义为：Pi=Xi+Yi Gi=Xi*Yi P1 的意义是：当 X1， Y1 中有一个为 1 时，若有进位输入，则本位向高位传送此进位， 这个进位可以看成是低位进位越过本位直接向高位传递的。 G1 的意义是：当 X1， Y1 均为 1 时，不管有无进位输入，本位定会产生向高位的进位。将
5、Pi、 Gi 代入 C1 到 C4 式子中，便可得到：沈阳航空航天大学课程设计报告- 3-C1=G1+P1*C0； 式（ 1.1.1）C2=G2+P2*G1+P2*P1*C0 ； 式（ 1.1.2）C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0 ； 式（ 1.1.3）C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0 ； 式（ 1.1.4）1.2 设计思路八位超前进位加法器的设计：一个八位超前进位加法器，它可以由 2 个四位超前进位加法器模块来构成。四位超前进位加法器采用 Schematic 设计输入方式，顶层的八位超前进位加法器采
6、用原理图设计输入方式。在四位超前进位加法器的设计中，运用门电路进行控制，并且给上述设计进行定位，所设计的 Schematic 程序电路经过编译、检测、调试过后生成 .bit 文件并且下载到 XCV200 可编程逻辑芯片中，经过 COP2000测试并验证设计的正确性。1.3 设计环境在设计超前进位加法器过程中，采用 Xilinx Foundation F3.1 可编程器件开发软件， 对于硬件， 在实验设计过程中， 用到了伟福 COP2000型计算机组成原理实验仪、 XCV200 实验板、微机。沈阳航空航天大学课程设计报告- 4-第 2 章 详细设计方案2.1 顶层方案图的设计与实现顶层方案图主要
7、实现一位全加器的逻辑功能， 采用原理图设计输入方式完成，超前进位加法器电路的是实现基于 XCV200 可编程逻辑芯片。在完成原理图的功能设计后， 经过检测调试， 把输入 /输出信号通过引脚编号安排到 XCV200 指定的引脚上去，最终实现芯片的引脚锁定。2.1.1 顶层方案的整体设计顶层图形文件主要由 2 个四位超前进位加法器构成，总共 17 位输入， 9 位输出。顶层图形文件由 Xilinx Foundation F3.1 软件编辑得到相应的模块，顶层图形的整体设计如下图 2.1 所示：图 2.1 八位超前进位加法器整体设计图沈阳航空航天大学课程设计报告- 5-2.1.2 元器件选择和引脚锁
8、定（ 1）元器件的选择由于在设计的过程中， 硬件设计环境是基于伟福 COP2000型计算机组成原理实验仪和 XCV200 实验板， 故采用的目标芯片为 Xilinx XCV200 可编程逻辑芯片。（ 2）引脚锁定在 Xilinx Foundation F3.1 上面完成软件的设计之后，把顶层图形文件中的输入 /输出信号用引脚编号安排到 Xilinx XCV200 芯片指定的引脚上去， 从而实现芯片的设计电路的引脚锁定， 各信号及 Xilinx XCV200 芯片引脚对应关系如下表 2.1所示：表 2.1 信号和芯片引脚对应关输入信号 XCV200 芯片引脚 输出信号 XCV200 芯片引脚U1
9、 A1 94 U1 S1 147 U1 A2 95 U1 S2 152 U1 A3 96 U1 S3 178 U1 A4 97 U1 S4 184 U2 A1 100 U2 S1 185 U2 A2 101 U2 S2 203 U2 A3 102 U2 S3 111 U2 A4 103 U2 S4 110 U1 B1 79 U2 C4 78 U1 B2 80 U1 B3 81 U1 B4 82 U2 B1 84 U2 B2 85 U2 B3 86 U2 B4 87 U1 C0 63 沈阳航空航天大学课程设计报告- 6-2.2 功能模块的设计与实现在八位超前进位加法器和四位超前进位加法器的设计中
10、均是采用 Schematic设计输入方式，而在四位超前进位加法器的设计中是由一列的门电路构成，最后在由 2 个四位超前进位加法器模块构成 8 位超前进位加法器。可以扩展开来， 16位， 32 位超前进位加法器原理类似 8 位的设计原理。2.2.1 八位超前进位加法器的设计与实现(1)设计描述根据上面在 1.1 中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位 C1， C2， C3， C4 的基础之上的。所以，由于上面第 1.1 节中关于进位 C1， C2， C3， C4 已经进位讲述，根据式（ 1.1.1） ，式（ 1.1.2） ，式（ 1.1.3）式（ 1.1.
11、4）可以画出四位超前进位加法器的逻辑图。四位超前进位加法器的 9 个输入端分别为： A1， A2， A3， A4， B1， B2， B3，B4， C0； 5 个输出端分别为： S1， S2， S3， S4， C4；其高低位顺序是从低到高，A1 到 A4， B1 到 B4， S1到 S4， C0， C4 是进位。经过门电路的组合之后形成，四位超前进位加法器（ Schematic 程序） ，在经过封装，可以得到一个比较简洁的元器件，然后可以自己命名。(2 )创建 Schematic程序的电路图四位超前进位加法器的完整电路设计图如下图 2.2 所示：左面为输入端口，右面 5 个为输出端口。沈阳航空航天大学课程设计报告- 7-图 2.2 八位超前进位加法器的设计电路图如下图 2.3 所示：图 2.3 沈阳航空航天大学课程设计报告- 8-2.3 功能仿真调试对所创建的电路图进行功能仿真，以便检测其正确性，可以采用 Xilinx 编译器中的 Simulator 模块
