《电子信息工程方向综合设计》由会员分享，可在线阅读，更多相关《电子信息工程方向综合设计（21页珍藏版）》请在金锄头文库上搜索。
1、电子信息工程方向综合设计 1 绪 论1.1 LED点阵显示屏的发展背景及国内外研究现状在大型商场、车站、码头、地铁站以及各类办事窗口等越来越多的场所需要用LED点阵显示图形和汉字。LED行业已成为一个快速发展的新兴产业，市场空间巨大，前景广阔。随着信息产业的高速发展，LED显示作为信息传播的一种重要手段，已广泛应用于室内外需要进行服务内容和服务宗旨宣传的公众场所，例如户内外公共场所广告宣传、机场车站旅客引导信息、公交车辆报站系统、证券与银行信息显示、餐馆报价信息豆示、高速公路可变情报板、体育场馆比赛转播、楼宇灯饰、交通信号灯、景观照明等。显然，LED显示已成为城市亮化、现代化和信息化社会的一个
2、重要标志。LED点阵设计主要应用于显示屏，它是利用发光二极管点阵模块或像素单元组成的平面式显示屏幕。由于它具有发光效率高、使用寿命长、组态灵活、色彩丰富以及对室内室外环境适应能力强等优点，自20世纪80年代后期开始，随着LED制造技术的不断完善，在国外得到了广泛的应用。在我国改革开放之后，特别是进入90年代国民经济高速增长，对公众场合发布信息的需求日益强烈，LED显示屏的出现正好适应了这一市场形势，因而在LED显示屏的设计制造技术与应用水平上都得到了迅速的提高。LED显示屏经历了从单色、双色图文显示屏，到图像显示屏的发展过程。 1.2设计目的、要求及采取方案1.2.1 设计的目的及要求电子信息
3、工程方向综合设计是电子信息科学与技术专业的专业综合设计，是在电子技术、传感器、单片机、智能仪器、可编程器件、嵌入式系统等课程的基础上开设的。其目的是通过进行某测量/控制/仪器系统的设计，锻炼学生的动手能力、查阅资料能力、分析问题能力、解决问题能力、深化相关课堂理论知识的学习。通过本综合设计，使学生进一步理解本专业的核心课程及其特点，领会测量、控制、仪器之间的联系，掌握应用计算机和仪器仪表组建测量/控制系统的方法，能够利用数据采集仪器采集数据并对其进行分析，或利用控制设备对机电系统进行控制，为今后的升学深造和就业实践打下良好的实践基础。本设计的具体要求如下：1）设计一款能够显示不同字符的LED点
4、阵显示屏，至少显示两个汉字。2)设计不同的字符切换效果（如闪烁、左移、右移等）。3)设置不同控制按钮，可以再不同按钮间切换。4)能够自定义显示图形。1.2.2 设计采取的方案1） 利用单片机控制技术控制LED的显示，再结合单片机的程序作线路布置，即硬件设计。2） 行列电路设计，分析电路图确定整个系统大概的规模。3） 进行系统分析，通过系统分析，确定该系统该具有那些功能，有那些模块，各个模块之间是怎样联系的，以及怎样组合的。4） 确定所需的元器件，然后通过电路图进行连接。5） 集合程序调试，调试整个的系统模块的功能，看各个功能是否能正常运行，并找出程序中的错误，改正这些错误。6） 最后通过pro
5、teus仿真显示所要的汉字。 2 系统总体分析2.1 显示模块显示部分是本次设计最核心的部分，用4块8*8构成16*16点阵LED只能显示一个汉字，而设计要求显示两个汉字，故选用8块8*8构成16*32点阵LED。 对于8*8LED点阵有动态显示和静态显示两种方案：LED静态显示时，其公共端接地，各段选线分别与I/O口线相连。要显示字符，直接在I/O线送相应的字段码。由于这种显示方式的各位分别有1个8位的并行输出口控制段码线，故在同一时间里，每一位显示的字符可以各不相同。LED静态显示方式接口编程容易,但是所需的译码驱动装置很多,引线多而复杂,成本高,且可靠性也较低。而动态显示将所有的段选线并
6、接在一起，用一个I/O口控制，公共端不是直接接地而是通过相应的I/O口线控制。动态显示逐位轮流点亮每位显示器，即每个显示块的位选线轮流选中，多个显示块公用一组段选，段选数据仅对位选线被选中的显示块有效，对于每一位显示器来说，每隔一段时间点亮一次。虽然每位的字符是在不同时刻出现的，而在同一时刻只有一位显示，其他各位熄灭，但由于LED显示器的余辉和人眼的视觉暂留作用，只要每位显示间隔足够短，则可以造成多位同时亮的假象，达到同时显示的效果。因此，综合考虑，本次综合设计采用动态显示方式。2.2 驱动模块采用扫描方式进行显示时，每一行有一个行驱动器，各行的同名列共用一个驱动器。显示数据通常存储在单片机的
7、存储器中，按8位一个字节的形式顺序排放。显示时要把一行中各列的数据都传送到相应的列驱动器上去，这就存在一个显示数据传输的问题。从控制电路到列驱动器的数据传输可以采用并列方式或串行方式。显然，采用并行方式时，从控制电路到列驱动器的线路数量大，相应的硬件数目多。当列数很多时，并列传输的方案是不可取的。采用串行传输的方法，控制电路可以只用一根信号线，将列数据一位一位传往列驱动器，在硬件方面无疑是十分经济的。但是，串行传输过程较长，数据按顺序一位一位地输出给列驱动器，只有当一行的各列数据都以传输到位之后，这一行的各列才能并行地进行显示。为解决串行传输中列数据准备和列数据显示的时间矛盾问题，可以采用重叠
8、处理的方法。即在显示本行各列数据的同时，传送下一列数据。为了达到重叠处理的目的，列数据的显示就需要具有所存功能。经过上述分析，就可以归纳出列驱动器电路应具有的功能。对于列数据准备来说，它应能实现串入并处的移位功能；对于列数据显示来说，应具有并行锁存的功能。这样，本行已准备好的数据打入并行锁存器进行显示时，串并移位寄存器就可以准备下一行的列数据，而不会影响本行的显示。列驱动电路由集成电路74HC595构成，它具有一个8位串入并出的移位寄存器和一个8位输出锁存器的结构，而且移位寄存器和输出锁存器的控制是各自独立的，可以实现在显示本行各列数据的同时，传送下一行的列数据，即达到重叠处理的目的。行驱动电
9、路由4/16线译码器74HC154构成。2.3 工作原理利用单片机进行LED汉字显示平设计与制作是利用单片机控制技术，编写程序，通过程序控制LED的显示，显示所要显示的内容。技术线路为通过程序控制AT89C51芯片输出高低电平，高低电平控制分别控制LED的亮和灭，最终达到所要显示的内容。在显示电路中，主要靠按键来实现各种显示要求的选择与切换。我们把行列总线接在单片机的IO口，然后把扫描代码送入总线，就可以得到显示的汉字了。但是若将LED点阵的行列端口全部直接接入89C51单片机，则需要使用64条IO口，这样会造成I/O资源的耗尽，系统也再无扩充的余地。因此，我们在实际应用中只是将LED点阵的列
10、线用74HC595驱动，至于行选扫描信号则是由4-16线译码器74HC154来选择控制，这样一来行选控制只使用了单片机的4个I/O口，节约了很多I/O资源，为单片机系统扩充使用功能提供了条件。2.4 总体设计综合上述工作原理，画出该系统的框图。设计总体框图如下:图2-1 设计总体框图3 系统硬件设计本设计采用以AT89C51单片机为核心芯片的电路来实现，主要由AT89C51芯片、时钟电路、复位电路、列扫描驱动电路(74LS154)、1632 LED点阵5部分组成。3.1 AT89C51芯片的介绍AT89C51是一种带4 kB闪烁可编程可擦除只读存储器(Falsh Programmable an
11、d Erasable Read OnlyMemory，FPEROM)的低电压、高性能CMOS型8位微处理器，俗称单片机。该器件采用ATMEL公司高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，能够进行1 000次写擦循环，数据保留时间为10年。他是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。因此，在智能化电子设计与制作过程中经常用到AT89C51芯片。其主要参数及引脚图及其功能如下：主要性能参数：1）与MCS-51产品指令系统完全兼容2）4k字节可重擦写Flash闪速存储器3）1000
12、次擦写周期4）全静态操作：0Hz24MHz5）三级加密程序存储器6）128*8字节内部RAM7）32个可编程I /O口线8）低功耗空闲和掉电模式9）5个中断源图3-1 AT89C51引脚图AT89C51是一个低电压，高性能CMOS 8位单片机，片内含4Kbytes的可反复擦写的只读程序存储器（EPROM）和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash 存储器单元，内置功能强大的微型计算机的AT89C51提供了高性价比的解决方案。 AT89C51是一个低功耗高性能单片机，4
13、0个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，2个16位可编程定时计数器，2个全双工串行通信口，AT89C51可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。3.2 时钟电路设计由AT89C51的18，19脚的时钟端(XTALl及XTAL2)以及24 MHz晶振X1、电容C1，C2组成，采用片内振荡方式。图3-2 时钟电路3.3 复位电路设计复位是将单片机系统置成特定初始状态的操作，复位后程序从0000H开始执行程序。系统刚接通电源或重新启动时均进入复位状态。当系统处于正
14、常工作状态时。如果RST引脚上有一个高电平并维持两个机器周期以上，则CPU可以实现可靠复位。本综合设计采用上电复位电路，即自动复位电路，主要由电阻R1，电容C3组成，分别接至AT89C51的RST复位输入端。当接通电源的瞬间，RST与Vcc同电位，随着电容上的电压逐渐上升，RAT端的电压逐渐下降，于是在RST端便形成了一个正脉冲，只要该正脉冲的宽度持续两个机器周期的高电平，就可以实现自动复位。上电复位电路图如下所示： 图3-3 上电复位电路图3.4 驱动电路设计3.4.1列驱动电路列驱动电路由集成电路74HC595构成，它是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 7
15、4HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SH_CP的上升沿输入到移位寄存器中，在ST_CP的上升沿输入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（DS），和一个串行输出（Q7）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。74HC595的管脚结构如图所示：图3-4 74HC595管脚图管脚的具体功能描述如下：Q0Q7：并行数据输出Q7：串行数据输出MR： 主复位（低电平）SH_CP：移位寄存器时钟输入ST_CP：存储寄存器时钟输入OE：输出有效（低电平）DS ：串行数据输入本设计使用16*32点阵，故采用四块74HC595级联构成列驱动电路，具体连线如下图所示：图3-5 列驱动电路3.4.2行驱动电路行驱动电路由4/16线译码器74HC154构成，它是一款高速CMOS器件，可接受4位高有效二进制地址输入，并提供16个互斥的低有效输出。74HC154的两个输入使能门电路可用于译码器选通，以消除输出端上的通常译码“假信号”，也可用于译码器扩展。该使能门电路包含两个“逻辑与”输入，必须置为低以便使能
