第6章-输入输出系统幻灯片

《第6章-输入输出系统幻灯片》由会员分享，可在线阅读，更多相关《第6章-输入输出系统幻灯片（124页珍藏版）》请在金锄头文库上搜索。

1、1,第6章 输入输出系统,2,6.1 输入输出接口系统概述,3,I/O接口的概念（什么是I/O接口？） 把外围设备同微型计算机连接起来的电路称为外设接口电路，简称外设接口。,4,主机（CPU）和I/O设备之间传送的信息格式 (1)数据信息： 数字量（计算机可以直接接收和处理的数据） 模拟量 开关量 (2)状态信息 状态信息是CPU与外设之间交换数据时的联络信息。CPU通过读取外设状态信号，可知外设的工作状态。 特点:CPU外设接口 可读（不可写） (3)控制信息 控制信息是设置I/O外设(包括I/O接口)的工作模式、 命令字的有关信息。 如“启动”、“停止”信息。 特点:CPU外设接口 可写（

2、不可读）,例如：对于输入设备的“Ready” 对于输出设备的“Busy”,5,I/O接口的基本功能(为什么要用I/O接口电路) 总的来说，I/O接口具有下述三方面功能： （1）速度的匹配 （2）信息格式的变换 （3）提供主机和外设间传送数据所必须的状态和控制信息。,串并转换，如A/D,D/A转换；电平转换等。,6,I/O接口的基本结构 通常，每个接口电路包含一组寄存器： 数据输入输出寄存器、状态寄存器、控制寄存器 通常称这些寄存器为I/O端口(I/O PORT)，每个端口有一个端口地址,7,62 CPU与外设数据的传输控制方式,8,CPU与外设数据的传输控制方式主要包括下面4种 1、程序控制方

3、式 无条件传送方式 程序查询方式 2、中断控制方式 3、DMA方式 4、IOP方式,9,1、程序控制方式 无条件传送方式 适用于总是处于准备好状态的外设 优点：软件及接口硬件简单 缺点：只适用于简单外设，适应范围较窄,如：开关、发光器件(如发光二极管、7段数码管、灯泡等)、继电器、步进电机,10,（a）无条件传送的输入方式(b) 无条件传送的输出方式,由于数据保持时间比CPU的处理时间长，输入端必须用输入缓冲器与CPU的数据总线相连。,显然，CPU在执行输入指令时，要求外设的数据已经准备好，否则就会出错。,由于外设速度较慢，要求接口有锁存功能， 即CPU送给外设的数据应该在接口中保持一段时间。

4、,显然，CPU在执行输出指令时，必须保证锁存器是空闲的。,从以上分析可以看出，无条件传送是最简便的传送方式， 它所需的硬件和软件都较少。,11,查询方式 适用于外设并不总是准备好，而且对传送速率、传送效率要求不高的场合。 对外设的要求：应提供设备状态信息 对接口的要求：需要提供状态端口 CPU在与外设交换数据前必须询问外设状态 。 优点：软件比较简单 缺点：CPU效率低，数据传送的实时性差，速度较慢,你准备好没有？,12,查询式输入 下图所示为查询式输入的接口电路，该电路有两个端口寄存器，即状态口寄存器和数据口寄存器。,数据传送过程的3个步骤： CPU先读取状态字 检查状态字表明输入设备是否准

5、备就绪 如果准备就绪，则执行输入指令读取数据，且使状态位复位。这样便开始下一个数据传输过程。,查询输入的程序段如下： SCAN： IN AL，Stat _Port；取状态信息 TEST AL， 01H ； 测状态标志 JZ SCAN；没有准备好继续检测 IN AL ，Data_Port ;准备好了，输入数据,13,当输入设备准备好数据之后，发出选通信号。它一方面把输入数据锁存到数据锁存器中，另一方面使状态标志触发器置1。状态标志是一位信号，通过缓冲器后，接到CPU数据总线的某一位上，假设接至D7位。CPU先读状态口，查询D7是否为1。若D7=1，表示输入数据已经准备好，再读数据口，取走输入数据

6、，同时使状态标志触发器复位,14,查询式输出 当CPU要往一个外设输出数据时，先读取接口中的状态字，如果状态字表明外设有“空”或“不忙”,可以往外设输出数据，此时CPU才执行输出指令，否则CPU等待。接口电路如图：,15,查询式输出 下图所示为查询式输出的接口电路，该电路有两个端口寄存器，即状态口寄存器和数据口寄存器。,数据传送过程的3个步骤： CPU先读取状态字 检查状态字表明外设是否空闲（即不忙） 如果空闲，则执行输出指令写数据，且使状态位清零。这样便开始下一个数据传输过程。,查询输出的程序段如下： SCAN： IN AL，Stat _Port；取状态信息 TEST AL， 01H ； 测

7、状态标志 JNZ SCAN；“忙”则继续检测 OUT Data_Port ， AL ;“空闲”则输出数据,16,输出过程： 当前输出设备空闲时，状态标志触发器清0。 CPU在输出数据之前，先读取状态信息。假设忙闲标志接至数据线D0位，当D0=0时，表示输出设备空闲，CPU再对数据口执行输出指令。 数据口选中信号一方面把输出数据写入锁存器，一方面使状态标志触发器置1，通知输出设备。当输出设备取走当前数据后，向接口发出确认信号ACK，使状态标志触发器清0， 表示输出设备空闲。,17,查询输出的程序段如下： SCAN： IN AL， 状态口地址为；取状态信息 TEST AL， 01H ； 测忙闲标志

8、 JNZ SCAN ； 忙， 转移 MOV AL， 某数 OUT 数据口地址， AL ；空闲，输出数据,18,2、中断控制的输入/输出方式 中断控制的输入和输出方式，也称中断传送方式，即当外设的输入数据准备好或接收数据的锁存器为空时，主动向CPU发出中断请求，使CPU中断原来执行的程序(主程序)，转去执行为外设服务的输入或输出操作，服务完毕，CPU再继续执行原来的程序。,必须经过 (1)暂停主程序，实现程序的转移，即中断响应。（2）保护和恢复有关寄存器内容。（3）执行I/O操作，并实现内存到累加器再到端口之间的传送。（4）实现中断返回。,中断方式的特点： a）CPU的效率高，提高了控制程序执行

9、的实时性 b）CPU与外设可并行工作 c）外设具有申请服务的主动权,19,中断传送时的接口电路如图所示：,20,3、直接存储器存取(DMA：Direct Memory Access)控制方式 概念：数据在I/O接口与存储器之间的传送，不经CPU的干预，而是在专用硬件电路的控制下直接传送。这种方法称为DMA 。 特点：在专门的硬件控制电路（DMAC）控制之下，由DMAC发出地址及读/写信号来实现高速数据传输。在此过程中，CPU放弃总线控制权，数据传送不经过CPU。,在这种方式下，传送的速度就只取决于存储器和外设的工作速度。这大大提高了数据传送速度。,21,应用：DMA传送主要应用于高速度大批量数

10、据传送的系统中，如磁盘存取、图像处理、高速数据采集系统等，以提高数据的吞吐量。 DMA传送一般有三种形式： 存储器与I/O设备之间的数据传送； 存储器与存储器之间的数据传送； I/O设备与I/O设备之间的传送。,22,为实现DMA工作方式而设计的专用接口电路，称为DMA控制器(DMAC)。例如，Intel公司的8257、8237，Zilog公司的Z 8410(Z80 DMAC)，Motorola公司的MC6844等，都是能实现DMA方式的可编程DMAC芯片。DMA控制器必须有以下功能： 能接收外设发出的DMA 请求信号，然后向CPU 发出总线接管请求信号。 当CPU发出总线请求允许信号并放弃对

11、总线的控制后，DMAC能接替对总线的控制，进入DMA方式。 DMAC得到总线控制权后，要往地址总线发送地址信号，能修改地址指针，并能发出读写控制信号。 能决定本次DMA传送的字节数，判断DMA传送是否结束。 DMA过程结束时，能发出DMA 结束信号，将总线控制权交还给CPU。,23,63 中断控制器8259A,24,1. Intel 8259A的主要性能和内部结构 （1）Intel 8259A的主要性能 Intel 8259A是被广泛使用的可编程中断控制器，在IBM-PC/XT机中，就使用Intel 8259A作为中断控制器。它用来管理输入到CPU的可屏蔽中断请求，其主要功能有：,25,1)

12、可以直接管理8个中断源，级联方式下不用附加电路就可以管理64个可屏蔽中断源，并具有优先权判决功能。 2) 能为中断源提供中断向量码。 3) 可以对每一级中断进行屏蔽或允许控制。 4) 可提供多种可供选择的工作方式，并能通过编程或硬件连接进行控制。 5）可直接与CPU连接，不需要外接硬件电路,26,(2) Intel 8259A的内部结构,8259A的内部结构框图,每一条请求线上有一个相应的触发器来保存请求信号，它们构成了中断请求寄存器IRR(Interrupt Request Register)。,IMR(Interrupt Mask Register)用来存放屏蔽位信息，IMR的每一位可以禁

13、止IRR中对应位的中断请求输入信号进入。,ISR(Interrupt Service Register)存放当前正在进行服务的所有中断。ISR中相应位的置位是在中断响应的INTA脉冲期间，由优先权判决电路根据IRR中各请求位的优先权级别和IMR中屏蔽位的状态，将中断的最高优先级请求位选通到ISR中。,它在中断响应期间，根据控制逻辑规定的优先权级别和IMR的内容，把IRR中允许中断的优先权最高的中断请求位送入ISR。,有一组预置命令字寄存器和一组操作命令字寄存器。 当有未被屏蔽的高级别的中断请求时，通过控制逻辑输出高电平的INT信号，向CPU申请中断。 当CPU允许中断时，发出中断响应信号INT

14、A。在中断响应期间，它允许ISR的相应位置位，并发送相应的中断向量，通过数据总线缓冲器输出到总线上。,27,其内部各组成模块有如下功能。 1) 中断请求寄存器IRR 8259A有8条外部中断请求输入信号线IR0IR7，每一条请求线上有一个相应的触发器来保存请求信号，它们构成了中断请求寄存器IRR(Interrupt Request Register)。外部设备产生中断请求有两种方式：一种是边沿触发方式，它利用脉冲上升沿的跳变，并一直保持高电平直到中断被响应为止；另一种是电平触发方式，它通过输入并保持高电平来实现中断请求。,28,29,4) 优先权判决电路 它在中断响应期间，根据控制逻辑规定的优

15、先权级别和IMR的内容，把IRR中允许中断的优先权最高的中断请求位送入ISR。 5) 控制逻辑 在8259A的控制逻辑电路中有一组预置命令字寄存器和一组操作命令字寄存器，利用它们通过编程设置来管理8259A的工作方式。当有未被屏蔽的高级别的中断请求时，通过控制逻辑输出高电平的INT信号，向CPU申请中断。当CPU允许中断时，发出中断响应信号INTA。在中断响应期间，它允许ISR的相应位置位，并发送相应的中断向量，通过数据总线缓冲器输出到总线上。,30,6) 数据总线缓冲器 这是8位双向三态缓冲器，用作8259A与数据总线的接口，传输命令控制字、状态字和中断向量。 7) 读/写控制电路 该部件接

16、收来自CPU的读/写命令，实现对8259A的读/写操作。 8) 级联缓冲器/比较器 它们实现8259A芯片之间的级联，使得中断源可以由8级扩展至64级。,31,2. 8259A的工作过程 根据8259A的内部结构，其工作的过程如下： (1)外部中断源通过IR0-IR7输入高电平中断请求信号 (2) 外部中断源的中断请求信号使中断请求触发器IRR的相应位置“1”，并与IMR按位相“与”，送给优先权判决电路。 (3) 优先权判决电路从IRR中检测出优先级最高的中断请求位，并将其与ISR中记录的正在被CPU服务的中断进行优先级比较。当提请的中断优先级高于正在服务的中断优先级时，中断优先权判决电路就向控制逻辑发出有效的中断请求信号。,32,(4) 当控制逻辑收到有效的中断请求信号时，向CPU发出高电平信号INT，请求中断服务。 (5) 在中断允许的情况下(IF=1)，CPU接受中断请求INT，并发出中断响应信号INTA，对8086/8088 CPU