《快闪存储器的发展课件》由会员分享，可在线阅读，更多相关《快闪存储器的发展课件（26页珍藏版）》请在金锄头文库上搜索。
1、快闪存储器技术的发展,张露 1211022608,目 录,新型快闪存储器技术,金属纳米晶快闪存储器,快闪存储器的发展,一、快闪存储器的发展,按其技术背景 的不同可分为,Flash EPROM (EPROM-based Flash memory),Flash EEPROM (EEPROM-based Flash memory),编程：沟道热电子注入 擦除：FN 隧穿效应,编程：FN 隧穿效应 擦除：FN 隧穿效应,新型的快闪 存储器技术,新型单元结构方面：高耦合系数结构、 High Injection MOS、 分离栅结构、 p 沟Flash、 多电平单元、 3-D 结构、SIBE Flash,
2、新型阵列结构方面：NAND、NOR、AND 、DINOR 和DuSNOR,新型编程机制方面：BBHE 、DDHBHE 和BBISHE,二、新型快闪存储器技术：,（一）新型单元结构：多电平单元、3-D 结构、 SIBE Flash （二）新型阵列结构：DINOR 、DuSNOR （三）新型编程机制：BBHE 、DDHBHE、 BBISHE,1、多电平（Multi-Level)单元技术,（1）、 什么是SLC？什么是MLC？,（一）新型单元结构：,在编程操作过程中，必须通过将存在于每个快闪存储单元中的模拟电压划分为多个Vt电平，来精确的把电荷放到浮栅上，每个Vt 电平是由浮栅上的电子数量控制的。沟
3、道热电子（CHE）注入控制这个电荷布局控制。,（2）MLC 的编程操作,图1 SLC 和MLC 结构和工作原理示意图,图2 SLC 与MLC 编程对比,在读操作过程中，电荷检测是关键。读速度可与单电平存储器相比拟。数据读操作根据三个读参考单元的阈值电压来检测存储单元落在四个电平中的哪一级。参考单元所处的偏置条件使其导通电流与它的特定的Vt 值成比例。,（3）MLC 的读操作,擦除操作是利用F-N 隧穿效应来实现的，在擦除过程中，通过适当的存储块源开关把一个正电压加到一个存储块中的所有源极连线上。控制栅被连接到一个负电压，而要擦除的存储块的漏极都浮空。当单元处于这种偏置时，先前被存储在浮栅上的电
4、子现在就被源区吸引了。,（4）MLC 的擦除操作,图3 MLC 结构和工作原理示意图,3-D存储单元结构通过将存储单元往硅片纵向发展来提高集成密度，如图4所示。该结构在衬底表面形成三维的柱状结构（pillar),并在该Pillar结构侧壁上形成两个分离的浮栅，从而在一位单元的平面面积上集成两位存储单元。读取时电流从顶端的漏极通过侧壁表面垂直流到底端的源极。该结构具有较好的防穿通特性和隔离特性，但工艺实现较为复杂。,2、3-D存储单元结构,图4 3-D存储器单元示意图,3、SIBE 快闪存储器,SIBE 快闪存储器就是源极诱导带带隧穿热电子注入快闪存储器,SIBE 存储单元的制造方法 先在p 型
5、衬底上形成由浮栅和控制栅 组成的传统叠栅结构； 然后在叠栅结构的源端通过自对准 的方法形成存储单元的源极； SIBE 的源极先采用轻掺杂的P 离子 注入形成n-源极区，然后在该n-源极 区内通过重掺杂的As 离子注入形成 一个n+源极区； SIBE 结构的漏极由轻掺杂P 离子注 入形成的n-漏极区(n-drain)、45角浅 浓度磷注入的n-halo 漏极区和较高 浓度硼注入的p-漏极区(p-drain)组成。,图5 SIBE 快闪存储器单元结构,隧道氧化层 厚度为10nm,浮栅和控制栅之间ONO 绝 缘层等效氧化厚度(Equivalent Oxide Thickness, EOT)20nm,
6、图 6 编程状态下源极诱导带带隧穿及热电子注入的示意图。,（1）SIBE Flash 单元的编程操作,带带隧穿发生在p-drain 和浮栅交叠的表面深耗尽区，产生的热电子 在向n-halo 漏极区漂移（pn 结反向电场作用下的运动）的过程中得到 高能量，并在浮栅电势的吸引下越过Si/SiO2 表面势垒注入到浮栅从而 实现编程操作。,（2）SIBE存储单元的擦除操作,图 7 NGSS FN 擦除操作的偏置条件 和浮栅电子发射机制示意图。,SIBE 结构采用负栅压源极FN 隧穿效应(Negative (Control) Gate Source Side Fowler-Nordheim Tunnel
7、ing, NGSS FN)进行擦除，其中控制栅和源极分别加10V和5V电压，漏极浮空，衬底接地。 NGSS FN 擦除操作的偏置条件和浮栅电子发射机制如图7 所示，浮栅电子在源极电压和控制栅耦合到浮栅电压建立的电场作用下从浮栅发射到浮栅下的源极。具有较好的可靠性。,（3）SIBE Flash 单元的读取操作,SIBE 结构采用双极型PNP 晶体管增强的读操作(Bipolar Transistor Enhanced Read)机制。,图8 (a) SIBE 结构双极增强的读操作示意图，和(b)寄生的PNP 晶体管等效电路图， 其中p-drain、n-halo 和p 型衬底分别为该PNP 晶体管的
8、发射极、基极和集电极。,在VS=VPW=0 时，存储单元处于线性区，由上述分析，IS、In-halo和ID 满足以下关系：,其中 aCG、n、COX分别为控制栅耦合系数、电子迁移率和浮栅到衬底电容， CD和CTotal分别是浮栅到漏极分布电容和浮栅上总电容， Q 为浮栅中的电荷量， L、W、VTH和分别为存储单元的有效栅长、栅宽、 阈值电压和寄生PNP 管的放大倍数， ID、IS和IPW分别为漏极、源极和衬底电流。,SIBE 存储单元的导通电流被放大了倍，具有更大的读取电流和访问速度。,1、DINOR,（二）新型阵列结构,分裂位线NOR (Divided bitline NOR, DINOR)
9、存储器采用三阱(Triple-Well)，三层多晶和两层金属工艺技术，其中三阱工艺主要用于负压操作，而子位线则通过多晶走线。在DINOR 结构中，编程和擦除的定义和传统快闪存储器不同，它采用负栅压FN 隧穿效应从浮栅拉走电子来进行写操作，而用沟道的FN 隧穿注入电子进行擦操作。,优点：其位线串扰特性特别好 编程功耗低 访问速度快,图9 DINOR阵列结构电路图,2、DuSNOR,无接触的DuSNOR (Dual String NOR)将每128 个存储单元的源漏通过有源区进行连接，并将相邻的两根有源区源线合并在一起，从而省去了位线的接触孔，大大提高了集成度。和DINOR 结构一样，DuSNOR
10、 结构也采用双向FN 效应进行擦写，具有很高的编程效率和访问速度。,图10 DuSNOR阵列结构电路图,（三）新型编程机制,DDHBHE (Band-to-Band Tunneling Hole Induced Bipolar Hot Electron） 是带带隧穿空穴诱导双极热电子注入。,优点：具有更高的编程速度和效率； 缺点：只能用于p 沟快闪存储器， 访问速度较慢， 存在位线串扰。,BBISHE（Band-to-Band Tunneling Induced Substrate Hot-Electron）是带带隧穿诱导衬底热电子注入。,优点：编程速度快和漏电小； 缺点：不利于单元特性的优化
11、 ， 编程电压需15V 以上。,三、金属纳米晶快闪存储器,金属纳米晶具有如下优点: 1) 不存在多维载流子限制效应； 2) 较大的金属功函数选择范围； 3) 在费米能级附近有较高的态密度, 因此不易受污染以及纳米晶/ 介质界面处陷阱 的影响,可以提供更均匀的器件特性等； 4) 与沟道有较强的耦合,有利于降低存储器件的 工作电压；,（1）金属纳米晶存储器结构及工作原理,金属纳米晶存储器的基本结构为一个金属-氧化物-半导体场效应晶体管(MOSFET) ,电荷存储在由绝缘介质隔离的纳米上。,图11 晶体存储器的剖面示意图,图12纳米存储器无外加电场和电荷存储时的能带图,Def f 为金属纳米晶存储
12、电子的有效势阱深度,Def f 越大, 电子的保存能力越强, 但也会降低擦除速度,金属纳米晶能级的选择应 靠近硅禁带中间位置, 这样有利于获得快速擦除 和较长的电荷保存时间。,图13编程(a) 、保存(b) 和擦除(c) 状态下的电子能带简图,当隧穿氧化层厚度小于3 nm ,沟道与纳米晶之间的电子传输以直接隧穿(Direct Tunneling) 的方式进行,这种隧穿机制相对Fowler-Nordheim ( F-N) 隧穿,只需要较小的电压即可实现。,（2）金属纳米晶的制备,首先在隧穿氧化层上淀积一层金属,通过快速热处理(RTP) ,使金属薄膜在表面张力作用下自发凝聚分离形成孤立的小颗粒,即
13、金属纳米晶。 采用电子束蒸发、原子层淀积(ALD) 等淀积金属的过程中,如果淀积薄膜很薄,在隧穿氧化层表面容易形成分离的金属纳米晶。 在隧穿氧化层上同时淀积金属和绝缘隔离介质, 会自发形成彼此隔离的金属纳米晶。 将金属离子注入到栅氧化层中,达到固溶过饱和的状态,再通过热退火,使金属离子扩散凝聚形成纳米晶。,快速热处理法：,淀积自组装法：,混合淀积法：,离子注入法：,（3）金属纳米晶存储器的性能改进,图14双层金属纳米晶存储器结构剖面图,两种研究方案：1、采用双层纳米晶结构 2、复合俘获层结构 (纳米晶+ 电荷俘获介质层),图15用金属纳米晶与富含陷阱的介质作为电荷俘获层的存储器 结构剖面图,电荷俘获介质层通常是费米能级低于SiO2 ,同时又含有大量陷阱的材料(如Si3N4 ) ,可以提供额外的电荷陷阱,增加俘获电荷密度,增大擦写窗口。,谢谢！,
