《多功能数字钟数字逻辑系统设计》由会员分享，可在线阅读，更多相关《多功能数字钟数字逻辑系统设计（15页珍藏版）》请在金锄头文库上搜索。
1、 题 目： 多功能数字钟 院 校： 华侨大学厦门工学院 专 业： 09级电气工程及自动化5班 学生姓名： 黄宇鸿 学 号： 0902105013 指导老师： 解源 老师 课题时间： 2011/5/142011/6/3 2011年5月31日 设计任务书设计目的：使我们在学习完电子技术基础上，更加牢固深化和巩固数字逻辑电路的基本概念；系统地掌握逻辑电路的分析和设计方法；熟悉一些典型的、有代表性的线路及其应用特性；通过此次亲自动手设计课程实验，培养设计与调试数字电路的能力。为学好后续课作好准备。设计内容：1、设计具有“分”、“时”十进制数字显示的电子钟。2、小时的计时为24进制，分（秒）的计时为60
2、进制。3、具有时间校对功能，分别对“分”、“时”进行校对。4、采用74系列中小规模集成器件。所需器件：（个人用）1、集成芯片：74LS48（4片）、74LS160（4片）、74LS00（2片）、74LS04（1片）、NE555（1片）、共阴七段数码管（4个）。2、元器件：电容：电解电容（10F 1个）、瓷片电容（10nF 3个）。3、电阻：3.3k（2个）、15k（1个）、68k（1个）。4、其他器件：面包板（4块）、导线（红、白线若干）、LED红色发光二极管（1个）。5、制作工具：镊子，钳子，万用表，试验用可调直流电源。设计正文一、系统概述：1.1设计背景与意义：随着人类的进步科学技术的发展
3、，时间观也越来越被人们重视，而能够准确的知道时间能够提高人们的工作效率，能更好的在规定的时间内完成所规定的工作。因此能有随时随地的知道当前时间是非常重要的。随着科学技术的发展，单片机技术的不断完善，使得数字钟得设计变得更加灵便、更加简单、功能更加完善、计时更加准确。1.2总体方案设计：根据系统设计的要求和设计思路，确定该系统的设计结构。如下图。硬件电路主要由74系列集成块、集成定时器NE555、共阴七段数码管显示、LED二极管构成。如下附图。1.3相关方案的比较说明：方案一：采用6个阴七段数码显示器，应用器件于接线较多，较为繁琐，但计时相对准确，符合课程设计要求。如下附图：方案二：采用4个阴七
4、段数码显示器，应用器件较少，接线较为简单，具有体积小，集成度高，可靠性能好，易于扩展等优点，又符合课程设计要求。如下附图：综上所示，在这个设计中，考虑到同学们对于各个元器件的应用熟练度，以及购买器件总价等因素，班级统一决定选择以方案二为模板进行课程设计。二、单元电路设计与分析：2.1 时钟脉冲电路NE555单元电路：如下附图工作原理：5脚经0.01uF电容接地，比较器C1和C2的比较电压为：UR1=2/3VCC、UR2=1/3VCC。 当VI12/3VCC，VI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器置0，G3输出高电平，放电三极管TD导通，定时器输出低电平
5、。 当VI12/3VCC，VI21/3VCC时，比较器C1输出高电平，比较器C2输出高电平，基本RS触发器保持原状态不变，555定时器输出状态保持不来。 当VI12/3VCC，VI21/3VCC时，比较器C1输出低电平，比较器C2输出低电平，基本RS触发器两端都被置1，G3输出低电平，放电三极管TD截止，定时器输出高电平。 当VI12/3VCC，VI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器置1，G3输出低电平，放电三极管TD截止，定时器输出高电平。2.2计数器单元电路74LS160：74LS160功能表如下图：74LS160构成秒的六十进制计数器：数字钟的“
6、秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器，因此需用两片74LS160就可以构成六十进制计数器了。集成电路74LS160芯片的电路其中（如图3）CP为时钟脉冲输入端，D0、D1、D2、D3为预置数输入端，为置数控制端，为异步复位端，二者均为低电平有效；Q0、Q1、Q2、Q3为计数器的输出端。74LS160管脚排列图（如右图）a：计数功能：当=CTP=CTT=1，CP=CP时
7、，实现计数功能。b：同步并行置数功能：当=1时，预置控制端=0，并且CP=CP时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置数功能。c：保持功能：当=1且CTPCTT=0时，输出Q3Q2Q1Q0保持不变。d：异步清零功能：秒个位计数器47LS160被接成十进制计数器，其置数输入端A、B、C、D（3脚4脚5脚6脚）接低电平，LD、ENT、ENP（9脚10脚7脚）接高电平，秒脉冲由CP（2脚）端输入。计数器的输出端QA、QB、QC、QD（14脚13脚12脚11脚）接译码电路74LS48的输入端A、B、C、D。当秒脉冲输入时，电路状态按二进制自然序列依次递增1，QA、QB、QC、QD输出为00
8、00、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为1010也就是10时，QA、QC输出都为1，经过一个与非门后一路经反相后送入或非门的一个输入端，输出送往计数器的清零端RD使秒计数器清零，另一路经反相后作为进位脉冲送入秒十位计数器的脉冲输入端。秒十位计数器在这里74LS160被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增1，QA、QB、QC、QD端输出为0000、0001、0010、0011、0100、0101，当输出为0110也就是6时，QB、QC输出为1，Q
9、A、QD输出为0，QB、QC经过一个与非门后一路先送往秒十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端，将整个秒计数器清零，另一路经反相后作为进位脉冲送入分个位计数器的脉冲输入端。分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。秒、分的六十进制计数器的构成如下附图所示：74LS160构成小时的二十四进制计数器二十四进制计数器，也是用两个74LS160集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在00001001间循环，十位是二进制，状态变化在00000010间循环，显示为023时。由分计数器送来的进位脉冲送入时个位
10、计数器，电路在分进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这时小时个位输出0100（也就是4），小时十位输出0010（也就是2），小时十位计数器只有QC端有输出，小时个位计数器只有QB端有输出，将QC、QB端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每10小时清零并向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，另一路取反后作为星期进位脉冲送入星期显示电路的脉冲输入端，完成24小时的显示及向星期电路送星期进位脉冲的功能。二十四进制计数器的构成如附图2.22所示：2.3
11、 译码与显示电路74LS48、七段共阴显示器译：如下附图译码器驱动共阴极数码管电路从74LS48的A、B、C、D端输入二进制数即可完成显示功能。2.4 校时电路：对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1HZ的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图1-6为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如下表所示。校时脉冲采用分频器输出的1HZ脉冲，当S1或S2分别为“0”时可进行“快校时”。如果校
12、时脉冲由单脉冲是产生器提供。则可以进行“慢校时”。校时开关的功能 S1 S2 功能1 1 1 0 0 1计数校分校时需要注意的是，校时电路是由与非门构成的组合电路，开关S1或S2为“0”或为“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。如下附图所示：校时电路三：电路的安装与调试：3.1 电路安装：3.2 电路调试：1、调试方法步骤：2、调试过程：3、出现问题、解决方法：第四章：结束语：4.1 设计结论：4.2 工作展望：4.3 收获体会参考文献：康华光主编. 电子技术基础数字部分（第五版）罗杰，谢自美.电子线路设计、实验、测试.武汉：华中科技大学出版
13、社，2008年第4版 / 2006年第3版.陈明义.电子技术课程设计实用教程.中南大学出版社，2010年第3版.阎石等数字电子技术基础（第四版）. 北京：高等教育出版社王喜斌，王凤宇.电子技术实验与课程设计创新与竞赛.哈尔滨工业大学出版社，2010年.四、附录：附录1、整体电路原理图。附录2、电路板制作（实物图拍照）。附图3.11上图为无校时电路接线：附图3.12上图为有校时电路接线：附录3、元器件明细表（含使用仪器设备及型号）序号名称器件型号数量备注1译码器74LS4842计数器74LS16043四-二输入与非门74LS0024六反相器74LS0415时基振荡器NE55516共阴七段数码管5011BG 0.56英寸47电解电容10F18瓷片电容10nF39电阻3.3k210电阻15k111电阻68k112面包板SYB-120413导线0.6mm铜质若干14
