《(电子行业企业管理)电子线路2629806679》由会员分享，可在线阅读，更多相关《(电子行业企业管理)电子线路2629806679（27页珍藏版）》请在金锄头文库上搜索。
1、 电子线路设计 27 / 27南 京 理 工 大 学电子线路实验报告 直接数字频率合成器（DDS）作 者:王长胜学 号：0904480128学院(系):电子工程与光电技术专 业:信息对抗技术花汉兵 指导老师： 实验日期： 10.31- 11.04 摘要报告内容为设计一个具有清零、使能、频率控制、输出多种波形(包括正余弦、三角波、锯齿波、方波)、经过D/A转换之后能在示波器上显示的直接数字频率合成器。直接数字频率合成技术是一项非常实用的技术，它广泛的应用于数字通信系统。报告分析了DDS的设计原理和整个电路的工作原理，介绍了ROM查找表设计和相位累加器设计，还分别说明了各子模块的设计原理和调试、仿
2、真、编程下载的过程。在试验中我们用到了QuartusII 7.0软件。关键字DDS ROM QUARTUSII 输出波形 频率相位控制AbstractThe report tells Direct digital synthesizer can control using、reset、change frequency and phase、output various wave form(including sine(cosine)， triangle wave， sawtooth， square waveform)and after conversion after also displaye
3、d on the oscilloscope。 Direct digital synthesizer technology is a useful subject ，its widely applied in digital communication。 Also，it analyzes the theory and design about direct digital synthesize(DDS) and analyzed the principle of all work and explained the designing principle of different parts s
4、eparately and describes the principle and features of DDS 。The realizing method of ROM finding-table and phase counter and introduced in detail。 At the same time it introduced the debugging， simulating， compiling， programming。 with the help of QuartusII 7.0 we complete well。 KeywordsDirect digital s
5、ynthesizer ROM QuartusII output various wave form frequencyand phase 目录实验要求说明.41、 实验内容42、 实验目的43、 实验要求4整体电路设计原理.51、 基本框图.52、 工作原理.53、 整体电路图.6各子模块设计原理.61、消颤电路.62、脉冲发生电路.73、频率预置和调节电路104、累加器115、波形存储器136、测频电路157、转化电路(B-BCD) .188、动态显示电路209、输出多波形.2210、异或电路（提高精度）.2311、开关功能说明.24调试、仿真、编程下载过程24示波器波形. .25实验心得2
6、6参考文献27实验要求说明1. 实验内容 本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试，通过示波器观察输出信号波形。 2. 实验目的学习使用FPGA实现直接数字频率合成器(DDS)。3. 实验要求1) 利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2) DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成409610类型；3) 具体参数要求：频率控制字K取4位；基准频率fc=1MHz，由实验板上的系统时钟分频得到；4) 系统具有清零和使能
7、的功能；5) 利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6) 通过开关控制改变DDS的频率和相位控制字，并能用示波器观察加以验证；7) 在数码管上显示生成的波形频率；8) 充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；9) 设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；10)考虑节省ROM空间的设计，例如只提供四分之一的波形或者半波形。整体电路设计原理一基本框图图1：整体框图4、 工作原理 DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A转换器构成。相位累加器由N位加法器N位
8、寄存器构成。每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。若系统时钟频率为fc，频率控制字fword为1，则输出频率为fOU
9、T=fC/2N，这个频率相当于基频。若fword为K，则输出频率为：fout=K* fC/2N当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。由上式可得：K=2N*fout/fC其中，K为频率字，注意K要取整，有时会有误差。选取ROM的地址时，可以间隔选项，相位寄存器输出的位数D一般取10-16位，这种截取方法称为截断式用法，以减少ROM的容量。D太大会导致ROM容量的成倍上升，而输出精度受D/A位数的限制未有很大改善。DDS工作流程示意图：图2：工作流程5、 整体电路图 图3：整体电路 图4：整体电路仿真输出各子模块设计原理一、 消颤电路（1）引入原因： 一般的机械开关，在
10、接通或断开的过程中，由于受触电金属片弹性影响，通常会产生一段脉冲式的振动。如果将它装在电路当中，则会相应的引起一串电脉冲，若不采取措施，将造成电路的误操作，引起计数变成乱码。在实验当中，用到8个开关（分别用于清零、保持，快速校分、快速校时、界面切换、分定时、时定时），对这8个开关都要进行消颤处理。在实验中，我们用D触发器来实现消颤的。（2）实现原理图如下： 原理图 封装图图4: 消颤开关实现原理二、 脉冲发生电路脉冲发生电路，也就是分频电路，产生我们所需要的所有频率。由于实验板上提供的是48MHz的脉冲信号，因此要得到测频脉冲即1Hz脉冲，必须经过多次分频。分频顺序为：48MHz6MHz1MH
11、z1kHz1Hz，6MHz2MHz主要采用由D触发器构成的二分频电路和同步十进制74160。首先进行各个模块的设计，我们需要设计一个6分频，8分频和1000分频。6分频：2分频和3分频即组成一个6分频的电路，2分频的的设计思想即D触发器的连接到D上，每经过一个周期反转一次，即组成一个二分频的电路。3分频可以使用74160进行模三置数，具体的电路图如下：图5：六分频电路图6：六分频电路的仿真输出8分频：8分频的电路比较简单，可以用三个2分频的电路成8分频，电路图如下：图7：八分频电路 图8：八分频电路的仿真输出1000分频：一个模1000的计数器由三个74160组成，采用同步计数法，计时钟信号有
12、统一个时钟控制。74160本身是模10的计数器，三个用前一个74160的进位信号控制后一个74160的使能端组成模1000的计数器，考虑到信号的带宽问题，开始使用进位信号，带宽太窄，效果太差，然后使用QD信号，在试验过程中发现QC的信号的带宽比QD还好，最终选择了QC。电路图如下：图9:1000分频的电路图 图10：1000分频电路的仿真输出各个模块的封装图： 6分频 8分频 1000分频图11：各个模块的封装图总的思想：48MHz8分频6MHz6分频1MHz1千分频1KHz1千分频1Hz 3分频2MHz 图12：分频电路由于它们之间的倍数关系太大，48MHz到1Hz的仿真输出就不展示了。此为分频点路的总的图样，分别输出2MHz，1KHz， 1Hz。 图13：分频点路的封装图三、频率预置和调节电路1）设计原理： K为相位增量，也叫频率控制字。DDS的输出频率表达式为fout=K* fC/2N，当K=1时，DDS输出最低频率(也即频率分辨率)为fc/2N，而DDS的最高输出频率由Nyquist采样定理决定，即fc/2，也就是说K的最大
