《基于FPGA的数字频率计的设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字频率计的设计（22页珍藏版）》请在金锄头文库上搜索。
1、 课课 程程 设设 计计 说说 明明 书书 课程设计名称 课程设计名称 EDA 技术课程设计 题题 目 目 数字频率计电路设计 学学 生生 姓姓 名 名 指指 导导 教教 师 师 卿 朝 进 日期 2011 年 5 月 30 日 摘要 频率计具有数字频率计是直接用十进制来显示被测信号频率的一种测量装置 本设计用 Verilog HDL 在 CPLD 器件上实现数字频率计测频系统 能够用十进制数码显 示被测信号的频率 能够测量正弦波 方波 三角波等信号的频率 而且还能对其他 成绩 多种物理量进行测量 具有体积小 可靠性高 功耗低的特点 数字频率计是计算机 通讯设备 音频视频等科研生产领域不可缺少
2、的测量仪器 基于测频原理及 FPGA 的设 计思想 给出了一种新型数字测频系统的设计方案 系统采用 Verilog HDL 语言 运用自 顶向下的设计思想 采取将系统按功能逐层分割的层次化设计方法 在具体实现上 以 FPGA 为中央处理器对被测频率信号进行周期采样 通过调用 Quartus II 的宏功能模块 进行占空比计算 关键词 FPGA 芯片 Verilog HDL 语言 数字频率计 数字频率计原理图 Quartus II 软件 Abstract The frequency meter with digital frequency meter is directly in the dec
3、imal to display the measured signal of the frequency of a measuring instrument This design in CPLD device with Verilog HDL on its digital frequency meter frequency measurement system to be able to use the decimal digital display measured the frequency of the signal able to measure the sine wave squa
4、re wave triangle wave and the frequency of the signal but also to other a variety of physical quantity measurement The advantages of small size high reliability low power consumption characteristics Digital frequency plan is a computer communication equipment audio video in scientific research produ
5、ction field indispensable measuring instrument Based on frequency measurement principle and FPGA design thought this paper presents a new digital frequency measurement system the design of the system Verilog HDL language using the top down design thought system function will take according to the di
6、vision of the step by step a hierarchical design method In the specific implementation with FPGA for central processor to be measured frequency signal sampling period by calling the macro Quartus II module occupies emptiescompared calculation Keywords the FPGA chip Verilog HDL language digital cymom
7、eter the digital cymometer account principle diagram and Quartus II software 目录目录 1 1 EDAEDA 技术的介绍和发展技术的介绍和发展 3 1 1EDA 技术的介绍 3 1 2 EDA 技术的发展 3 1 3 EDA 技术的发展趋势 4 2 2 总体方案设计 总体方案设计 5 2 1 设计方案比较 5 2 2 方案论证 6 2 3 方案选择 7 3 3 单元模块设计 单元模块设计 8 3 1 电源电路 8 3 2 时基电路 9 3 3 复位电路 9 3 4 数码管显示电路 9 3 5 特殊器件的介绍 EPF10
8、K10LC84 4 10 5 5 软件设计软件设计 12 5 1 设计原理 12 5 2 部分模块设计原理 12 5 2 1 分频器模块设计 12 5 2 2 二进制计数器模块 13 5 2 3 数码管驱动显示模块 14 5 3 软件设计结构图 16 5 4 设计流程框图 16 5 5 软件编写流程图 17 6 6 系统调试系统调试 18 6 1 分频电路仿真波形 18 7 7 总结 总结 19 7 1 设计小结 19 7 2 设计改进 19 7 3 致 20 8 8 参考文献 参考文献 21 1 1 EDAEDA 技术的介绍和发展技术的介绍和发展 1 1EDA1 1EDA 技术的介绍技术的介
9、绍 EDA 是电子设计自动化 Electronic Design Automation 缩写 是 90 年代初从 CAD 计算机辅助设计 CAM 计算机辅助制造 CAT 计算机辅助测试 和 CAE 计 算机辅助工程 的概念发展而来的 EDA 技术是以计算机为工具 根据硬件描述语言 HDL Hardware Description language 完成的设计文件 自动地完成逻辑编译 化 简 分割 综合及优化 布局布线 仿真以及对于特定目标芯片的适配编译和编程下 载等工作 硬件描述语言 HDL 是相对于一般的计算机软件语言 如 C PASCAL 而言的 HDL 语言使用与设计硬件电子系统的计算机
10、语言 它能描述电子系统的逻辑功能 电路结 构和连接方式 设计者可利用 HDL 程序来描述所希望的电路系统 规定器件结构特征 和电路的行为方式 然后利用综合器和适配器将此程序编程能控制 FPGA 和 CPLD 部结 构 并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件 目前 就 FPGA CPLD 开发来说 比较常用和流行的 HDL 主要有 ABEL HDL AHDL 和 VHDL 1 21 2 EDAEDA 技术的发展技术的发展 EDA 技术的发展经历了一个由浅到深的过程 二十世纪 70 年代 随着中小集成电 路的开发应用传统的手工制图设计印刷电路板和集成电路的方法已无法满足设计精度
11、 和效率的要求 因此工程师们开始进行二维平面图形的计算机辅助设计 以便解脱复 杂 机械的版图设计工作 这就产生了第一带 EDA 工具 到了 80 年代 为了适应电子产品在规模和制作上的需要 应用出现了计算机仿真 和自动布线为核心技术的二代 EDA 技术 其特点是以软件工具为核心 通过这些软件 完成产品开发的设计 分析 生产 测试等各项工作 1 31 3 EDAEDA 技术的发展趋势技术的发展趋势 从目前的 EDA 技术来看 其发展趋势是政府重视 使用普及 应用文泛 工具多 样 软件功能强大 在信息通信领域 要优先发展高速宽带信息网 深亚微米集成电路 新型元器件 计算机及软件技术 第三代移动通信
12、技术 信息管理 信息安全技术 积极开拓以数 字技术 网络技术为基础的新一代信息产品 发展新兴产业 培育新的经济增长点 要大力推进制造业信息化 积极开展计算机辅助设计 CAD 计算机辅助工程 CAE 计算机辅助工艺 CAPP 计算机机辅助制造 CAM 产品数据管理 PDM 制造资源计 划 MRPII 及企业资源管理 ERP 等 有条件的企业可开展 网络制造 便于合作设计 合作制造 参与国和国际竞争 开展 数控化 工程和 数字化 工程 自动化仪表 的技术发展趋势的测试技术 控制技术与计算机技术 通信技术进一步融合 形成测 量 控制 通信与计算机 M3C 结构 在 ASIC 和 PLD 设计方面 向
13、超高速 高密度 低功耗 低电压方向发展 EDA 技术发展迅猛 完全可以用日新月异来描述 EDA 技术的应用广泛 现在已涉 及到各行各业 EDA 水平不断提高 设计工具趋于完美的地步 EDA 市场日趋成熟 但 我国的研发水平沿很有限 需迎头赶上 2 2 总体方案设计 总体方案设计 2 12 1 设计方案比较设计方案比较 方案一 设计一个 3 位的十进制数字频率计 其测量围为 0 1MHz 量程分 10KHz 100KHz 和 1MHz3 档 最大读书分别为 99 9KHz 9 99KHz 999KHz 量程自动转换规则如下 1 当读书大于 999KHz 时 频率计处于超量程状态 此时显示器发出溢
14、出指示 各位均显示 E 下一次测量时 量程自动增大一档 2 当读数小于 0 99KHz 时 频率计处于欠量程状态 下一次测量时 量程自 动减小一档 显示方式如下 设计步骤初步方案 控 制 器 显示电路 分 频 器 闸门 计数器 锁存器 校时 校分 起停 被测信号 图 2 1 原理框图 频率计由控制器 分频器 闸门 计数器 锁存器和显示电路几部分组成各部分的作 用简述如下 控制器 是频率计的核心它能根据外围部件的状态发出相应的控制信号是的系统可以 正常运转 分频器 分频器将标频信号分成一系列较低频率的信号作为测量的时基信号送入闸门 分频器是为了扩展频率测量的围 在有限的数码管上提高显示精度 闸门
15、 闸门可用来根据被测频率的高低选择相应的时基信号已 3 达到较好的测量精度 计数器 计数器的作用是对一个闸门信号中的被测信号脉冲数进行计数 计数结果即 为被测频率对所选时间的相对值 锁存器 用来锁存计数结果 显示电路 使频率值在数码管上显示方便读数 方案二 测周法数字频率计框图如图2 2 所示 测量周期法用一句话概括 就 是在被测信号周期时间对一基准脉冲进行计数 其原理如图所示 被测信号经放大 整形后变成方波脉冲 经过分频之后控制主门开放时间 此时由晶体振荡器输出标 准时钟脉冲 在主门开放时间对标准时钟计数 再与时标相乘就得到被测信号的脉 冲 把周期信号转换成频率 再通过译码电路输出到数码管显
16、示 为了提高测量的 准确度 可以利用周期倍乘的方法减小量化误差 晶振分频主门 放大整形分频 门控 计 数 周期转频率 七段译码 数码管显示 图 2 2 测周法数字频率计框图 2 22 2 方案论证方案论证 上面两种方案都能够达到设计目的 都有其优点和缺点 下面进行论证 方案一 测频法测量 就是用计数器计算 1S 1mS 1US 输入信号周期的个数 原 理简单明了 用 Verilog HDL 语言编写实现系统功能 其实现电路也比较简单 仅用 FPGA 芯片加上外围电路 如晶振电路 复位电路 JTAG 下载电路 电源电路等就可以 实现系统数字频率计的功能 但如果要做成实物的话 在测量低频时频率的量化误差 就会对测量精度产生严重影响 此时应该采用测周期法间接测量频率 方案二 测周期法数字频率计 就是用计数器计算被测信号一个周期时间的标准 时钟脉冲 即得到周期 再转换成频率 是一种间接测量频率的方法 要比频率测量 法复杂一些 但是在测低频的时候用测周法可以有效减小量化误差 增加测量精度 除了计数的对象不同之外 此法与测频法几乎无差别 用此方案形成测量系统也比较 简单 是常用的测量频率的方法之一
