《HCS12 ECT PWM 增强型捕捉定时器模块》由会员分享，可在线阅读，更多相关《HCS12 ECT PWM 增强型捕捉定时器模块（46页珍藏版）》请在金锄头文库上搜索。
1、FreescaleHCS12微控制器MC9S12DP256 2005年8月 EnhancedCaptureTimerModule增强型捕捉定时器模块22PWM模块 Slide2 ECT模块结构 一个16位向上带可编程预分频的主计数器 一个16位的带可编程预分频的模数向下计数器8个独立的定时器通道 每个通道具备输入捕捉和输出比较功能4个8位脉冲累加器 也可设置成2个16位脉冲累加器 通过对寄存器编程可以实现不同的功能 Slide3 定时器结构 预分频选择PR 2 0 MClock 1248163264128 TCNT 15 0 DATABUS PIN R R R R 1 计数器使能0 计数器禁止
2、 TENTSWAITSFRZTFFCA TSCR1 定时器控制寄存器 RST 00000000 TCNTCLK TEN B0 B7B8 B15 R Reserved 0006 AddressOffset 0004 05 模块时钟 计数器寄存器 脉冲累加器 计时器溢出时 对溢出标志位置位 如允许中断 则向CPU发出中断请求 Slide4 定时器 预分频 计数器 寄存器 Slide5 定时器编程步骤 用途 产生周期中断初始化设定预分频系数定时器溢出中断使能定时器使能中断函数清标志位用户自己的代码 voidECT Init void TSCR2 PR 7 prescalefactoris8 busc
3、lock 128 8Mhz 8TSCR2 TOI 1 timeroverflowinterruptenableTSCR1 TEN 1 timerenable pragmaCODE SEGNON BANKED pragmaTRAP PROCvoidInt TimerOverFlow void TFLG2 TOF 1 cleartimeroverflowflag 用户自己的代码 pragmaCODE SEGDEFAULT 在PRM文件中 加入VECTORADDRESS0 xFFDEInt TimerOverFlow Slide6 输出比较功能 16位自由运行计数器 16位输出比较寄存器比如 0 x
4、5678软件可以修改 引脚控制逻辑 中断请求 OCxF 状态标志位置位 当比较发生时 值相等时 OCxI 中断屏蔽 通过软件使能 共有8个输出比较通道 每个通道有自己的向量表和控制寄存器 在特定的时刻输出一个信号 当比较寄存器的值和计数器的值相等时 采取行动比如 当TCNT 0 x5678 TCNT TOCx PinOCx 比较器 相等 置位 OR OR 清零 翻转 Slide7 输出比较寄存器 C7FC6FC5FC4FC3FC2FC1FC0F OM7 OL7 OM6 OL6 OM5 OL5 OM4 OL4 1 TC7 TC0 2 TFLG1 3 TIE 4 TCTL1 比较 捕捉标志位写 1
5、 清除中断状态标志位 比较 捕捉屏蔽位0 屏蔽中断请求1 中断请求允许 输出模式和输出电平 O7 OC0 5 TCTL2 RST 00000000 0008 RST 00000000 RST 00000000 RST 00000000 000C 000E 0009 AddressOffset 0010 0011 001E 001F C7FC6FC5FC4FC3FC2FC1FC0F OM3 OL3 OM2 OL2 OM1 OL1 OM0 OL0 FOC7FOC6FOC5FOC4FOC3FOC2FOC1FOC0 6 CFORC B7B6B5B4B3B2B1B0 RST 00000000 0001
6、Slide8 输出比较 OC7 OC0 中断 清除中断 对TFLG1其中的OCxF写 1 不要使用位操作使用OC7 OC0向量表复位条件 自由运行计数器 TCNT 被初始化为 0000 并且被禁止输出比较寄存器被初始化为 0000捕捉 比较引脚与比较功能断开中断被禁止标志位被清零强制比较位被清零 Slide9 输出比较 通道7OC7 1of2 用途 1 多个输出比较引脚的控制2 通过2个输出比较来控制1个引脚 可以输出短脉冲在每个时钟周期内 输出比较寄存器7和自由运行的计数器进行比较如果它们的值相等 则 1 中断标志位被置12 输出引脚OC7 OC0的状态被改变或 和产生中断OC7可以影响多个
7、引脚 OC7 OC0 当OC7和OC7 OC0某个引脚的动作有冲突时 OC7的动作将被执行 Slide10 输出比较7 2of2 C7IC6FC5FC4FC3FC2FC1FC0F OC7M7OC7M6OC7M5OC7M4OC7M3OC7M2OC7M1OC7M0 4 TIE 定时器中断允许使能 5 OC7M OC7MASK B7 B0 1 TC7 16位比较寄存器7 RST 00000000 RST 00000000 0002 000C C7FC6FC5FC4FC3FC2FC1FC0F RST 00000000 000E B7 B0 2 TCNT 16 位计数器 B15 B0 RST 0 0 0
8、004 05 B7 B0 3 TFLG1 标志位 OC7D7OC7D6OC7D5OC7D4OC7D3OC7D2OC7D1OC7D0 6 OC7D OC7DATA RST 00000000 0003 B7 B0 OC7MASK根据寄存器的设置 可以控制任意一路或全部输出比较引脚 OC7DATA当OC7比较事件发生时 引脚的逻辑电平 Slide11 定时器溢出时电平翻转 TOV7TOV6TOV5TOV4TOV3TOV2TOV1TOV0 TOVx 定时器溢出时 电平翻转只有当通道被配置成输出比较时 才有效 AddressOffset 0007 RST 0 0 1 TTOV 定时器溢出时电平翻转寄存器
9、 000D 2 TSCR2 定时器系统控制寄存器 RST 00000000 B7 B0 TOI000TCREPR2PR1PR0 1 定时器由OC7比较事件发生来复位0 定时器自由运行 Slide12 输入捕捉 IC7 IC0 1of3 用途 1 测量事件发生的间隔时间2 对实时时间进行响应输入捕捉能感应到引脚上的电平的变化如果发现电平变化 则 1 计数器的值被保存到到输入捕捉寄存器中 状态标志位被置12 如果中断允许 则向CPU发出中断请求 Slide13 输入捕捉功能 比较 捕捉单元16位自由运行计数器 16位输入捕捉锁存器 捕捉发生时 状态位置1 向CPU发出中断请求 Edge 沿选择检测
10、 ICx ICxF ICxI 上升 下降沿 可选中断屏蔽 当外部事件发生时 或外部信号输入发生变化时 记录当前时间 TCNT TICx 延时计数器 000000DLY1DLY0 Bit76543210 DLYCT 延时计数器控制寄存器 DLY 1 0 DelayCounterValues00 Disabled01 256MClocks10 512MClocks11 1024MClocks AddressOffset 0029 注 如果输入信号电平和跳变之前的电平相反时 延时计数器在当前时钟计数时刻产生一个脉冲 它用来去除噪声 OR OR 应用 ABS刹车 雷达测距 发动机 引脚 共有8个输入捕
11、捉通道 每个通道有自己的向量表和控制寄存器 Slide14 输入捕捉 IC7 IC0 2of3 B2 B1 B0 EDGxB 输入捕捉沿控制 IC7 IC0 EDGxA ICxEDGE 0101 无边沿 ICx禁止上升沿下降沿任何沿 4 TCTL3 C7FC6FC5FC4FC3FC2FC1FC0F C7IC6IC5IC4IC3IC2IC1IC0I 2 TFLG1 3 TMSK1 1 TC7 TC0 EDG7BEDG7AEDG6BEDG6AEDG5BEDG5AEDG4BEDG4A 5 TCTL4 EDG3BEDG3AEDG2BEDG2AEDG1BEDG1AEDG0BEDG0A RST 00000
12、000 RST 00000000 RST 00000000 RST 00000000 000E 000C 000A 000B AddressOffset 0010 0011 001E 001F 比较 捕捉标志位写 1 清除中断状态标志位 比较 捕捉屏蔽位0 屏蔽中断请求1 中断请求允许 0011 Slide15 输入捕捉 输出比较选择 IOS7IOS6IOS5IOS4IOS3IOS2IOS1IOS0 TIOS 定时器输入捕捉 输出比较选择寄存器 IOSx 1输出比较功能 0输入捕捉功能 RST 00000000 0000 TIMER定时器使能1 计数器使能0 计数器禁止 TSCR 定时器系统控
13、制寄存器 RST 0 0 0006 TENTSWAITSFRZTFFCAReserved TSWAI 在WAIT模式时 定时器停止0 不停止1 停止 TSBCK 在DEBUG模式时 定时器停止0 不停止1 停止 TFFCA 定时器快速标志位清除使能0 定时器标志位正常清零1 输入捕捉时读取寄存器 输出比较时写寄存器 可以对相应通道标志位清零 Slide16 脉冲累加模式 8 位计数器 PA7 PAI 脉冲累加器输入引脚 事件计数模式引脚作为计数器时钟软件选择以什么沿来计数计数器溢出时 产生中断 可选 在PAI引脚每个主动电平将产生中断 8位计数器 PA7 PAI 脉冲累加器输入引脚 时间累加模
14、式引脚作为计数器 软件选择主动电平作为门的输入当计数器溢出时产生中断在使能的引脚上后面的边缘时产生中断 自由运行E 64时钟 对事件计数模式 PEDGE选择哪个PAI的沿用来增加PACNT寄存器 对门累加模式 PEDGE选择哪个PAI状态用来禁止计数 比如 PEDGE 1 禁止计数当PAI HI Slide17 脉冲累加结构 PIN TCxPINLogic DIVby64 ControlReg 8 16BITCNTR HoldingRegister POLARITYCONTROL PTx IRQ DATABUS 注1 PTx可以被用作脉冲累加 输入捕捉或输出比较这里PTx PT0 PT3 SE
15、LECTEDCLOCK DelayCounter EdgeDetector 000000DLY1DLY0 Bit76543210 DLYCT DelayCounterControlRegister DLY 1 0 DelayCounterValues00 Disabled01 256MClocks10 512MClocks11 1024MClocks AddressOffset 0029 注 如果输入信号电平和跳变之前的电平相反时 延时计数器在当前时钟计数时刻产生一个脉冲 它用来去除噪声 Slide18 增强型捕捉 ECT比标准的TIM增强的特点4个输入捕捉通道有16位缓冲寄存器4个8位 2个
16、16位脉冲累加器16位带4位预分频的模数向下计数器4个用户选择的延时计数器用来消除噪声主定时器预分频扩展至7位队列和锁定模式 主定时器 输入捕捉寄存器 保持寄存器 Slide19 模向下计数器 二进制向下计数器 可以完全控制计数起始值应用于精确事件计时 用于产生周期性的标志位和中断主定时器单独运行 时钟来自总线时钟 并经过预分频 可以被设置为定时中断或产生标志位 或装载初始值后向下计数到 0000 装载 向下计数至0 执行动作 Slide20 ABS应用举例 PT0 PT1 PT2 SENSOR1 SENSOR2 SENSOR3 SENSOR4 PB1 PB2 PB3 PB4 BRAKE FLUID PUMP SYSTEM SIGNALCONDITIONINGLOGIC IC PA SIGNALCONDITIONINGLOGIC SIGNALCONDITIONINGLOGIC SIGNALCONDITIONINGLOGIC PT3 左前轮右前轮左后轮右后轮 HCS12 TIMER 定时器输入捕捉测量车轮转速发送命令到刹车压力调节阀来调节压力 IC PA IC PA IC PA 如果左右
