8寄存器与存储器

《8寄存器与存储器》由会员分享，可在线阅读，更多相关《8寄存器与存储器（66页珍藏版）》请在金锄头文库上搜索。

1、寄存器与存储器及应用 8 1寄存器8 2存储器8 3寄存器与存储器例表本章小结 主要内容 寄存器的功能 分类 结构 工作原理 存储器的功能 分类 结构 工作原理 寄存器 存储器的应用 主要技能 寄存器与存储器的正确使用技能和功能测试技能 熟练应用寄存器和存储器构成具特定功能的逻辑电路 能完成电路的安装与功能调试 基本概念 寄存器 移位寄存器 序列信号 随机存取存储器 只读存储器 存储器 存储预置数 设计项目 广告灯控制电路 寄存器 用于暂时存储二进制数据或代码的电路 存储器 用于长期存储大量二进数据或代码的电路 集成很高 寄存器与存储器的区别 8 1 1寄存器的结构 原理 一 基本寄存器仅有并

2、入 并出存取数据功能的寄存器 1 组成 N个D触发器构成 寄存器 用于暂时存储二进制数据与代码的电路 分类 基本寄存器 移位寄存器 组成 触发器和门电路 一个触发器能存放一位二进制数码 N个触发器可以存放N位二进制数码 8 1寄存器及应用 控制时钟脉冲端输入 输出端 数码输入端 2 工作原理 二 具有锁存功能的寄存器1 锁存器的结构及工作原理 CP 即为送数脉冲输入端 又为锁存控制信号输入端 即使能信号 低电平有效 当CP 1时 D数据输入不影响电路的状态 电路锁定原数据 即当使能信号结束后 锁存 数据被锁住 输出状态保持不变 当CP 0时 Q D 电路接收输入数据 即当使能信号到来 不锁存数

3、据 时 输出端的信号随输入信号变化 由D锁存器组成 锁存器具有接收 存放 输出和清除数码的功能 在接收指令 在计算机中称为写指令 控制下 将数据送入寄存器存放 需要时可在输出指令 读出指令 控制下 将数据由寄存器输出 2 集成数码锁存器74LS373 74LS373是 8位数据锁存器 74LS373功能表 0C为三态控制端 低电平有效 当0C 1时 输出为高阻态 当0C 0时 8个数据传送到输出端 C为锁存控制输入端 高电平有效 当C 0时 保持输入端数据不变 当C 1时 接收输入端数据 三 移位寄存器 移位寄存器 存储数据 所存数据可在移位脉冲作用下逐位左移或右移 即实现串入串出 在数字电路

4、系统中 由于运算 如 二进制的乘除法 的需要 常常要求实现移位功能 分类 单向移位 双向移位 1 单向移位寄存器 1 右移位寄存器 串行数据输入 同步移位时钟输入端 清零端 工作过程 假设要传送数据1011 1 1 0 1 串入串出 前触发器输出端Q与后数据输入端D相连接 当时钟到时 加至串行输入端DSR的数据送Q0 同时Q0的数据右移至Q1 Q1的数据右移至Q2 以此类推 将数码1101右移串行输入给寄存器共需要4个移位脉冲 Q3可串行输出从输入端DSR存入的数据 4个移位脉冲后收到第一个数据 要全部输出共需8个移位脉冲 时序图 2 具有并入并出 串入串出功能的移位寄存器 1 并入并出 当I

5、E 1时 在时钟脉冲CP的作用下并行数据输入端D0 D3的数会存入寄存器Q0 Q3 串入串出 原理与前述相同 略 3 集成双向移位寄存器 74LS194 74LS194是四位双向移位寄存器 引脚及功能简介 74LS194功能表 工作方式控制端S1S0区分四种功能 S1S0 00 保持 S1S0 10 左移存储 S1S0 01 右移存储 S1S0 11并入并出 8 1 2移位寄存器的应用 一 移位寄存器构成序列脉冲发生器 序列信号 是在同步脉冲的作用下按一定周期循环产生的一串二进制信号 如 0111 0111 每4位重复一次 称为4位序列信号 序列脉冲信号广泛用于数字设备测试 通信和遥控中的识别

6、信号或基准信号等 移位寄存器组成的8位序列信号发生器 序列信号为 00001111 电路产生的序列信号为 00001111 工作原理分析 S1S0 01 为右移方式 Q3作为输出端 首先令CR 0 输出端全为零 Q3非后送DSR 则DSR为1 然后 连续送入移位脉冲 各输出状态的如表所示规模变化 状态表 产生序列信号的关键 是从移位寄存器的输出端引出一个反馈信号送至串行输入端 反馈电路由组合逻辑门电路构成 n位移位寄存器构成的序列信号发生器产生的序列信号的最大长度P 2n 思考 下列两个序列信号的形式 1 2 0000 0001 0011 0111 1000 1100 1110 1111 电路

7、清零以后 在连续脉冲的作用下 数据右移 Q3Q2Q1Q0的数据依次为 有8种不同的状态输出 如果译码器将这8种状态译成0 7共8个数字 则 上述电路就构成8进制计数器 注 此处译码器不是LED管显示译码器 计数前 如果不清零 由于随机性 随着计数脉冲的到来 Q3Q2Q1Q0的状态可能进入如下的无效循环 0100 1001 0010 0101 1011 0110 1101 1010 二 移位寄存构成计数器 工作原理分析 无效循环 译码器无法对八种状态译码 我们把这种循环称为无效循环 因此 不允许寄存器工作在这种循环状态 改进电路 当n 4时 反馈逻辑表达式为 当n 8时 反馈逻辑表达式为 计数器

8、的最大长度 N 2n 1 三 数据显示锁存器 在计数显示电路中 如果计数器的计数值变化的速度很快 人眼则无法辨认显示的字符 如 信号源频率显示器 在计数器和译码器之间加入锁存器 就可控制数据显示的时间 若锁存信号C 0时 数据被锁存 译码显示电路稳定显示锁存的数据 若锁存信号C 1时 显示值随数据变化而变化 时实显示 工作原理分析 四 移位寄存器构成分频器 在数字系统中 常常需要获得不同频率的时钟或基准信号 其方法一般是对系统主时钟信号进行分频 在计数器一章中 我们已讨论了利用计数器实现n分频 既然寄存器可以构成计数器 利用移位寄存器也可以实现分频 分频器有固定分频和可编程分频 1 固定比分频

9、器 从序列信号发生器的Q3的输出波形 不难发现 Q3波形的频率恰为时钟波形频率的1 8 显然采用不同的反馈逻辑 可以构成不同的固定比分频器 2 可编程分频器 可编程分频器 指分频器的分频比可以受程序控制 电路的结构特点 两片74LS194的S1 1 若S1S0 10 则74LS194工作在左移位状态 S1S0 11 则74LS194工作在并行置数状态 74LS138的8个输出端接两片74LS194的并行输入数据端 由于74LS138的输出状态 由输入端ABC决定 故移位的数据是可变化的 以下是可编程分频器的工作过程演示 工作原理分析 011 4 3 2 CP1 清零 S1S0 11 并行置数

10、S1S0 10 左移传送 S1S0 11 并行置数 小结 74LS138译码器地址输入端A2A1A0 CBA 的取值 决定了分频比 将CBA代表的二进制数转换成十进制数再加1 即为分频系数 思考 若ABC 000 001 111分别是多少分频器 分频器的输出波形 作业题 6 4 6 5 6 6 8 2存储器 8 2 1存储器的概述 半导体存储器的优点 容量大 体积小 功耗低 存取速度快 使用寿命长等 存储器 用于长期存储大量数据 资料及运算程序等二进信息的单元 发展 寄存器与存储器的区别 寄存器 用于暂时存储二进制数据或代码的电路 存储器 用于长期存储大量二进数据或代码的电路 集成很高 按照内

11、部信息的存取方式可分为 存储器的分类 随机存取存储器RAM按硬件结构可分为 只读存储器ROM按数据输入方式可分为 存储单元 存储一位二进制数的最小电路 字 构成二进制信息的最小集合 1 2 4 8 16 存储容量 存储二进制数的总量 单位 K 210 1024 基本概念 一 组成 8 2 2随机存取存储器RAM RAM 可以在任意时刻 对任意选中的存储单元进行信息的存入 写 或取出 读 的信息操作 分类 根据内容结构不同可分为 SRAM 静态随机存取 DRAM 动态随机存取 优点 读写方便 使用灵活 缺点 掉电丢失信息 当给定行和列的地址时 行和列的地址译码器分别选中相应的行线和列线 这两种输

12、出线 行与列 的交点处的存储单元便被选中 注 选中的存储器可能是一位也可能是多位 工作过程 第一步 选中存储信息 如果此时读写控制电路有相应的有效信号 则实现对选中存储单元的信息进行读写操作 二 各组成的结构与工作原理 1 存储矩阵 用于存储信息的主体电路 它由若干存储单元以矩阵的形式构成 有若干行和若干列 如 存储容量为256X4 1K的存储器 它由1024个存储单元以32行和32列矩阵的形式构成的 它的一个字由4位二进制数组成 第二步 进行读写操作 当给定行和列的地址时 行和列的地址译码器分别选中相应的行线和列线 这两种输出线 行与列 的交点处的存储单元便被选中 注 选中的存储器可能是一位

13、也可能是多位 存储器信息 字 位置的确定 32行 32列矩阵 存储器容量 字数 位数 256 4 字数 32X8 256 存储器有32条行线 8条列线 存储器的容量计算 2 RAM的存储单元 按结构不同可分为 静态存储单元SRAM 动态存储单元DRAM 利用CMOS构成的基本RS触发器来存储信息 保存的信息不易丢失 可长期保存 典型的SRAM的存储单元需要六个晶体管 三极管 构成 用于小容量 高速存储器 利用MOS管的栅极电容C存储电荷来储存信息 电容是会漏电的 所以必须通过不停的给电容充电来维持信息 这个充电的过程叫再生或刷新 REFRESH 由于电容的充放电是需要 静态存储单元 SRAM

14、动态存储单元 DRAM 相对较长的时间的 DRAM的速度要慢于SRAM DRAM的一个存储单元只需要一个晶体管和一个电容 因此 DRAM的成本 集成度 功耗等明显优于SRAM 3 地址译码电路 地址号 存放在同一个字中的存储单元编为一组所赋予的号码 每个字赋予一个地址号 地址号的位数n应满足 2n 256 字数 地址号由行地址码与列地址码两部分组成 行地址加列地址共8位二进数A0 A7 可对256个字单元进行编码 这样每个字就有一个地址号了 此存储矩阵有行32个 可用5位二进数进行编码 行地址码A0 A4从00000 11111 此存储器有列8个 可用3位进制数进行编码 列地址码A5 A7从0

15、00 111 思考 地址号为 11100010的数据位置 多少行 多少列 地址号 00111111 地址译码电路 用于将地址号转换为寻找所需存储数据的信息电路 即 通过所给的地址号可查找到所要信息 4 读 写与片选控制电路 片选与读写控制电路 C 1 G3导通 G1 G2高阻态截止 若地址A7 A0为00011111 于是位于 31 0 的存储单元所存储的信息送出到I O端 存储器执行读操作 A 1时 G1 G2 G3均为高阻态 芯片未选中 B 0时 芯片被选中 D 0 G1 G2导通 G3高阻态截止 I O端的数据以互补的形式出现在数据线D 上 并被存入 31 0 存储单元 存储器执行写操作

16、 三 集成随机存取存储器RAM电路 6116 存储容量 16K 2K 2048 8位 地址线 11条A0 A10 数据线 8条I O0 I O7 工作方式 片选信号 0有效 控端 0 1 实现写操作 控端 1 0 实现读操作 6116是一种典型的动态RAM 四 集成随机存取存储器的扩展 1 位扩展 例 试用1024 1RAM扩展成1024 8RAM RAM的扩展分为 位扩展和字扩展 位扩展 前后的字数不变 因为RAM的地址线N决定字数 即字 2n 所以地址线不变 位数扩展只需将N个相同的RAM的地址线 读写线 片选线其用 输出线并行则可实现位扩展 确定所需1024 1RAM的片数为 N 总存储容量 片存储容量 8 片 解 2 字扩展 字扩展则改变地址线N的数量 符合 字 2n关系 例 试用256 4RAM扩展成1024 4存储器 确定所需的256 4RAM的片数为 N 总存储容量 1片存储容量 4片 确定地址线的根数 字数从256 28 扩展为1024 210 由此地址线应从8根扩展为10根 寻址范围 0000000000 1111111111 000H 3FFH 地址线扩展的方法 利