《第5讲-反相器教学文稿》由会员分享，可在线阅读，更多相关《第5讲-反相器教学文稿（109页珍藏版）》请在金锄头文库上搜索。
1、数字集成电路 第五讲反相器 5 1简介 反相器是所有数字设计的核心一旦清楚了反相器的工作原理和性质 设计其它逻辑门和复杂逻辑 加法器 乘法器和微处理器等 就大大简化了 内容提要 直观综述电压传输特性 VTC 可靠性 静态特性性能 动态特性功耗和能耗 延时积按比例缩小技术以及对反相器的影响 5 2TheCMOSInverter AFirstGlance CMOSInverter Polysilicon In Out GND PMOS 2l Metal1 NMOS Contacts NWell TwoInverters ConnectinMetal SharepowerandgroundAbutc
2、ells CMOSInverterFirst OrderDCAnalysis VOL 0VOH VDDVM f Rn Rp 基本稳态特性 Vsw VDD 高噪声容限 无比逻辑 Vout与晶体管的尺寸无关 所以可以采用最小尺寸 只有一个晶体管导通 低输出电阻 对噪声和干扰不敏感 输入是晶体管的栅极 非常高的输入电阻 无穷大的扇出 大扇出会增加延迟 在VDD和VSS之间没有直接通路 无静态功耗 CMOSInverter TransientResponse 基本的动态特性 负载电容是输出节点所有电容之和 传输时间由通过电阻对电容的充放电决定 高速门需要小的输出电容和导通电阻 晶体管的尺寸 W L 影
3、响门的动态行为 注意 MOS管的导通电阻不是一个常数值 内容提要 直观综述电压传输特性 VTC 可靠性 静态特性性能 动态特性功耗和能耗 延时积按比例缩小技术以及对反相器的影响 PMOSLoadLines CMOSInverterLoadCharacteristics 所有的工作点不是高电平输出 就是低电平输出 CMOSInverterVTC 过渡区非常窄 因为在开关过渡期间 具有高增益 内容提要 直观综述电压传输特性 VTC 可靠性 静态特性性能 动态特性功耗和能耗 延时积按比例缩小技术以及对反相器的影响 Vin Vout Vin VM时 两个晶体管均处于饱和状态 所以可以使用In Vin
4、VM Ip Vin VM 来求解 晶体管饱和电流公式 3 38 5 3 1开关阈值 开关阈值的计算 开关阈值等于所希望值时要求的NMOS和PMOS尺寸 0 25 mCMOS反相器的开关阈值 结论 VM对于器件尺寸的比值变化不敏感例如 前面的例子中如果尺寸比为3 2 5和2 则VM分别为1 22V 1 18V和1 13V改变Wp对Wn比值的影响是使VTC的过渡区平移 增加PMOS或NMOS的宽度使VM分别移向VDD或GND 改变阈值的意义 通常要求 保证噪声容限 VM VDD 2 VM对于器件尺寸的比值变化不敏感 因此pMOS通常选择比VM VDD 2所要求的尺寸小一些来减小面积 在某些情况下并
5、不总是要求VM VDD 2 反相器的标准响应 改变阈值后的反相器的响应 电路工作时 由于存在干扰信号 使输入电平偏离理想电平 影响输出电平 用噪声容限反映电路的抗干扰能力 噪声容限反映电路能承受的实际输入电平与理想逻辑电平的偏离范围 5 3 2噪声容限 噪声容限的定义 Noisemarginhigh Noisemarginlow V IH V IL UndefinedRegion 1 0 V OH V OL NM H NM L GateOutput GateInput 噪声容限VIHandVIL Asimplifiedapproach InverterGain 关键参数是沟道长度调制参数 VD
6、D和器件尺寸影响很小 求导并求解 Vin VM 并忽略二次项 在饱和区 增益与电流斜率关系很大 因此不能忽略沟道长度调制系数 InverterGain 5 3 3稳定性 器件参数变化 器件参数的变化使开关阈值平移 这一特性确保了门能在一个很宽范围的条件下工作 这也是静态CMOS门得以普遍使用的主要原因 稳定性 降低电源电压 Gain 1 反相器在过渡区的增益随电源电压降低而加大 公式5 10 VDD 0 5V 只比晶体管的阈值高100mV时 过渡区宽度是电源电压的10 VDD 2 5V时 加大到17 降低VDD可以改善反相器的直流特性 降低VDD的问题 不加区分的降低电源电压虽然对减少能耗有好
7、处 但它会使门的延时加大 一旦电源电压和阈值电压变得可以比拟 直流特性对器件参数的变化就变得越来越敏感 降低电源电压意味着减小信号摆幅 虽然通常可以帮助减少系统的内部噪声 如由串扰引起的噪声 但它也使设计对并不减少的外部噪声源更加敏感 内容提要 直观综述电压传输特性 VTC 可靠性 静态特性性能 动态特性功耗和能耗 延时积按比例缩小技术以及对反相器的影响 5 4动态特性 说明这里的计算结果只是一个近似值 大约有20 30 的偏差 更为精确的结果 可以使用SPICE仿真得到 我们希望获得不同参数 尺寸 电阻 电容等 对设计性能影响的定性分析方法 HSPICE和手工计算的对比 CMOS反相器的传输
8、延时 计算模型1 CMOS反相器的传输延时 计算模型2 5 4 1计算电容值 TransientResponse tp 0 69CL Reqn Reqp 2 tpLH tpHL Vin Vout 栅漏电容Cgd12 在输出过渡的前半部分 至50 的点 晶体管M1和M2不是断开 就是饱和 Cgd12只包括M1和M2的覆盖电容 在过渡期间 栅漏电容两端的电压向相反的方向变化 因此这一浮空电容上的电压变化是实际输出电压摆幅的两倍 为了在输出节点上出现同样的负载 接地电容必须是浮空电容的两倍 Cgd12 2CGD0W 扩散电容Cdb1和Cdb2 漏和体之间的电容来自反向偏置的pn结 这样的电容是高度非
9、线性的使用线性电容替代 0是内建电势 m是结的梯度系数 P 593 103 11 CMOSInverters In Out GND 1 2 m m 2l 5l 5l 9l 扩散电容 连线电容Cw 两个反相器之间的电容 由于两个反相器相邻 线很短 所以可以忽略不计 如果连线很长 则不能忽略连线电容 需要从版图中提取具体数值 以后的讲课内容会有专门一部分讲互连线及其对电路的影响 从现在开始 工艺越来越先进 互连越来越重要 扇出的栅电容Cg3和Cg4 一个简化的表达式 电容 总结 I 电容 总结 II 传播延时的计算公式 DelayasafunctionofVDD 减小门的传播延时的方法 减小CL
10、精细的版图设计有助于减小扩散电容和互连线电容 优秀的设计实践要求漏扩散区的面积越小越好 增加晶体管的W L 这是设计者手中最有力和最有效的性能优化工具 增加晶体管的尺寸也增加扩散电容 提高电源电压能量损耗 增加电源电压超过一定程度后改善就会非常有限 因而应当避免 从可靠性方面考虑 氧化层击穿和热载流子效应等问题迫使在深亚微米工艺中电源电压要规定严格上限 5 4 3设计综合考虑原则 NMOS与PMOS的比PMOS较宽得到对称的VTC并且翻转延时相等 但是 传播延时是否最小 NMOS PMOSratio tpLH tpHL tp b Wp Wn 本征电容和外部电容 本征延时与外部延时 1 反相器的
11、本征延时tp0与门的尺寸无关 而只取决于工艺以及版图 2 使S无穷大将达到最大的性能改善 因为消除了任何外部负载的影响 使延时减小到只有本征延时 DeviceSizing forfixedload Self loadingeffect Intrinsiccapacitancesdominate 反相器链的尺寸 有效扇出 输入栅电容与本征输出电容的关系 外部负载电容即为下一级反相器的输入电容 并与尺寸成正比 f为等效扇出 反相器的延时 反相器链 CL IfCLisgiven 如果给定CL Howmanystagesareneededtominimizethedelay 需要多少级逻辑可以使延时最
12、小 Howtosizetheinverters 反相器之间的大小关系怎样 Mayneedsomeadditionalconstraints In Out ApplytoInverterChain tp tp1 tp2 tpN OptimalTaperingforGivenN DelayequationhasN 1unknowns Cgin 2 Cgin NMinimizethedelay findN 1partialderivativesResult Cgin j 1 Cgin j Cgin j Cgin j 1Sizeofeachstageisthegeometricmeanoftwonei
13、ghborseachstagehasthesameeffectivefanout Cout Cin eachstagehasthesamedelay N 1个未知数 Cg 2 Cg N 为了得到最小延时 通过求N 1次偏微分 并都等于0 每个反相器的最优尺寸是与它相临的两个反相器尺寸的几何平均数 优化的延时和门的级数 当Cg1和CL已知时 则存在以下关系 反相器链的最小延时 尺寸系数即等效扇出为 Example CL 8C1 In Out C1 1 f f2 CL C1hastobeevenlydistributedacrossN 3stages OptimumNumberofStages F
14、oragivenload CLandgiveninputcapacitanceCinFindoptimalsizingf Forg 0 N lnF OptimumEffectiveFanoutf Optimumfforgivenprocessdefinedbyg fopt 3 6forg 1 WithSelf Loadingg 1 ImpactofSelf Loadingontp NormalizeddelayfunctionofF BufferDesign 1 1 1 1 8 64 64 64 64 4 2 8 8 16 22 6 Nftp164652818341542 815 3 内容提要
15、 直观综述电压传输特性 VTC 可靠性 静态特性性能 动态特性功耗和能耗 延时积按比例缩小技术以及对反相器的影响 5 5CMOS中的功耗类型 动态功耗对电容进行充放电所消耗的能量短路功耗在开关翻转期间 电源 地之间的直流电流功耗漏电流功耗 静态功耗 二极管和晶体管的漏电流功耗 5 5 1动态功耗 首先假设输入的上升和下降时间都为0 即两个晶体管不可能同时导通 工艺发展对功耗的影响 工作频率越来越高 即f越来越大 器件密度越来越高 芯片上的总电容 CL 也在增加 例 0 25 mCMOS芯片 f 500MHz 平均负载电容15pF 门 扇出为4 Vdd 2 5V 每门功耗大约50 w 百万门设计
16、 50w 开关活动性 等效电容 表示了每个时钟周期发生开关的平均电容 0 25 减少动态功耗的探讨 Pdyn正比于Vdd2 降低Vdd 假设维持时钟频率不变 Vdd比阈值电压高很多 没问题 Vdd一旦接近2VT 性能严重降低当Vdd下降受限于性能时 只能减小等效电容减小实际电容和翻转活动性 在逻辑和结构的抽象层次上实现 有利于改善电路的性能 实际上 保持最小尺寸 会影响电路的性能 通过逻辑或结构上的加速来解决 TransistorSizingforMinimumEnergy Goal MinimizeEnergyofwholecircuitDesignparameters fandVDDtp tprefofcircuitwithf 1andVDD Vref 由公式 5 21 推导出的近似表达式 VTE VT VDSAT 2 TransistorSizing 2 性能约束 g 1 建立了尺寸系数f和电源电压之间的关系 尺寸系数f与电源电压之间的需求关系 这些曲线都有一个明显的最小值 从最小尺寸起增加反相器的尺寸最初会使性能提高 因此允许降低电源电压 这在达到最优尺寸f F1 2之前都是有
