微电子及集成电路PPT课件.ppt

《微电子及集成电路PPT课件.ppt》由会员分享，可在线阅读，更多相关《微电子及集成电路PPT课件.ppt（78页珍藏版）》请在金锄头文库上搜索。

1、微电子及集成电路发展简介 重庆大学通信工程学院胡盛东 集成电路是指通过一系列工艺 在单片半导体材料上 硅或者砷化镓 加工出许多元器件 有源和无源的 这些元器件按照一定要求连接起来 作为一个不可分割的整体执行某一特定的功能 集成电路是电路的单芯片实现 微电子工业是国民经济信息化的基石集成电路是微电子技术的核心 如果以单位质量的 钢 对国民生产总值的贡献为1来计算 则小轿车为5 彩电为30 计算机为1000 而集成电路则高达2000 集成电路的发展历程 半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程 1 1947 1948年 晶体管的发明1946年1月 Bell实验室正式成立半

2、导体研究小组 W Schokley J Bardeen W H BrattainBardeen提出了表面态理论 Schokley给出了实现放大器的基本设想 Brattain设计了实验 1947年12月23日 第一次观测到了具有放大作用的晶体管 晶体管的发明 1947年12月23日第一个点接触式NPNGe晶体管发明者 W SchokleyJ BardeenW Brattain 获得1956年Nobel物理奖 晶体管的三位发明人 巴丁 肖克莱 布拉顿 集成电路的发展历程 半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程 1 1947 1948年 晶体管的发明2 1958年 集成电

3、路的发明1952年5月 英国科学家G W A Dummer第一次提出了集成电路的设想 1958年以德克萨斯仪器公司 TI 的科学家基尔比 ClairKilby 为首的研究小组研制出了世界上第一块集成电路 并于1959年公布了该结果 集成电路的发明 1958年世界上第一块集成电路 锗衬底上形成台面双极晶体管和电阻 总共12个器件 用超声焊接引线将器件连起来 获得2000年Nobel物理奖 集成电路的发展历程 半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程 1 1947 1948年 晶体管的发明2 1958年 集成电路的发明3 1959年 平面工艺的发明 1959年7月 美国F

4、airchild公司的Noyce发明第一块单片集成电路 利用二氧化硅膜制成平面晶体管 并用淀积在二氧化硅膜上的 和二氧化硅膜密接在一起的导电膜作为元器件间的电连接 布线 这是单片集成电路的雏形 是与现在的硅集成电路直接有关的发明 由此 将平面技术 照相腐蚀和布线技术组合起来 获得大量生产集成电路的可能性 集成电路的发展历程 半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程 1 1947 1948年 晶体管的发明2 1958年 集成电路的发明3 1959年 平面工艺的发明4 1960年 成功制造了第一块MOS集成电路 自从集成电路诞生以来 经历了小规模 SSI 中规模 MSI

5、大规模 LSI 的发展过程 目前已进入超大规模 VLSI 和甚大规模集成电路 ULSI 阶段 是一个 systemonachip SOC 的时代 1970年 大规模集成电路 LSI 103 105元件或102 5 103等效门 1959年 中小规模集成电路 IC 1977年 超大规模集成电路 VLSI 以64KDRAM 16位CPU为代表 1986年 巨大规模集成电路 ULSI 以4MDRAM为代表 8 106元件 91mm2 0 8 m 150mm 1995年 GSI 以1GDRAM为代表 2 2 109元件 700mm2 0 18 m 200mm 2000年开始商业化生产 集成电路发展的特

6、点集成电路的发展特点主要表现在 特征尺寸越来越小 芯片尺寸越来越大 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低 布线层数越来越多 输入 输出 I O 引脚越来越多 集成电路发展规划 1997 工艺特征尺寸 单个芯片上的晶体管数 芯片面积 电源电压 时钟频率 金属布线层数 0 1 2 3 4 5 6 7 8 9 10 1997 1999 2001 2003 2006 2009 金属层数 金属层数 图1 1各阶段集成电路产品的照片 摩尔定律1960年 美国Intel公司G Moore预言集成电路的发展遵循指数规律 人们称之为 摩尔定律 其主要内容如下 1 集成电路最小特征尺寸以每

7、三年减小70 的速度下降 集成度每一年翻一番 2 价格每两年下降一半 3 这种规律在30年内是正确的 从1965年开始 历史的发展证实了摩尔定律的正确性 表1 1给出集成电路特征参数的进展情况 表1 1集成电路特征参数的进展情况 1982年出现的80286芯片中 共有13 4万只晶体管 线宽为1 5 m 而到1995年 PentiumPro TM 芯片就含有550万只晶体管 线宽为亚微米级0 6 m 目前商业化的芯片的线宽为0 18 0 35 m 80286 INTEL1982年推出的划时代的产品 PentiumPro TM 一度曾是高端CPU的代名词 图1 2CPU80286及Pentium

8、Pro TM 芯片的显微照片 a 80286 b PentiumPro TM 摩尔定律 摩尔定律 摩尔定律 摩尔定律 平均每个晶体管价格 经过40年 集成电路产业的发展证实了摩尔定律的正确性 但是摩尔定律还能有多长时间的生命力 集成电路的特征尺寸 130nm 90nm 60nm 45nm 30nm 量子效应集成电路光刻费用急剧增加 摩尔定律 2008年国际上又提出 MorethanMoore 及 MorethanMoore 概念 即强调芯片发展要追求功耗下降及综合功能的提高 实际上转向更加务实的满足市场的需求 集成电路朝着两个方向发展 一 是在发展微细加工技术的基础上 开发超高速 超高集成度的

9、电路 二 是迅速 全面地利用已达到的或已成熟的工艺技术 设计技术 封装技术 和测试技术等发展各种专用集成电路 出现SOC 模拟数字混合集成电路向电路工程师提出挑战设计与制造分立 设计能力落后于制造能力工艺线建设费用愈来愈高 8英寸 0 35 工艺线投资约20亿美元 系统芯片 SoC System on chip 成为发展方向可编程器件 PLD 应用更为广泛 基于微电子工艺发展起来的微电机械 MEMS 有着极其广大的应用前景MEMS技术和生物信息技术将成为下一代半导体主流技术 图1 4大圆片上的芯片 集成电路的分类 按功能分类按功能不同 可将集成电路分为以下几类 数字集成电路 模拟集成电路 数

10、模混合集成电路 随着芯片规模越来越大 电路越来越复杂 片上系统 SOC 时代即将到来 数 模混合集成电路的应用与发展备受关注 按结构形式和材料分类按结构形式和材料不同 可将集成电路分为 半导体集成电路 主要指单片集成电路 这是当今的主流 膜集成电路 二次集成 膜集成电路又分薄膜集成电路 厚度1 m 按有源器件及工艺类型分类按有源器件及工艺类型的不同 可将集成电路分为 双极集成电路 这种集成电路由双极型晶体管组成 如中 小规模数字集成电路TTL ECL和许多模拟集成电路都是双极型集成电路 MOS集成电路 有NMOS集成电路 PMOS集成电路和CMOS集成电路三种 其中CMOS集成电路由于集成度高

11、 功耗小 随着工艺技术的进步 CMOS运行速度也很高 噪声也较小 因而已经成为当前数字和模拟 特别是数字 集成电路的主流技术 双极与MOS混合集成电路 BiMOS集成电路 这种集成电路中同时含有双极型晶体管和MOS场效应管 这是为了提高某种性能或满足某种需要 利用双极型器件和MOS器件各自的特点而采取的一种工艺技术 MOS集成电路 有NMOS集成电路 PMOS集成电路和CMOS集成电路三种 其中CMOS集成电路由于集成度高 功耗小 随着工艺技术的进步 CMOS运行速度也很高 噪声也较小 因而已经成为当前数字和模拟 特别是数字 集成电路的主流技术 按集成电路的规模分类按集成电路的规模不同 集成电

12、路可分为 小规模集成电路 SSI 中规模集成电路 MSI 大规模集成电路 LSI 超大规模集成电路 VLSI 通常 根据芯片中含有的元件数来划分集成电路的规模 表1 2提供了一种参考标准 表1 2划分集成电路规模的 参考 标准 甚大规模集成电路 ULSI 芯片元件数在1000万 10亿个之间的集成电路属于甚大规模集成电路 如16位RAM芯片 极大规模集成电路 SuperLargeScaleIntegration 记为SLSI 指的是芯片元件数超过10亿的集成电路 按生产目的和实现方法分类按生产目的不同 可将集成电路分为 专用集成电路 ASIC 通用集成电路 如CPU 存储器等 可编程器件 按实

13、现方法不同 可将集成电路分为 全定制集成电路 半定制集成电路 泛指为某些特定应用需求开发的集成电路 如专门为通信 导航 电子玩家 家电等应用需求开发的集成电路 全定制集成电路 FullCustomDesignApproach 所谓全定制集成电路 是指按照用户要求 从晶体管级开始设计 力求做到芯片面积小 功耗低 速度快 延迟最小 各方面都周密安排 达到性能价格比最优的实现方法 半定制集成电路 Semi CustomDesignApproach 半定制集成电路包括门阵列 门海 标准单元等 对半定制集成电路 设计者在厂家提供的半成品基础上继续完成最终的设计 一般是在成熟的通用母片基础上追加某些互连线

14、或某些专用电路的互连线掩膜 因此设计周期短 门阵列 有通道门阵列将很多规则排列的晶体管用内连线连接起来 构成各种逻辑门阵列 阵列间有规则布线通道 负责门与门之间的连接 便形成了门阵列母片 如图1 5所示 这个母片就是提供给设计者的基础 图1 5门阵列母片 2 门海 无通道门阵列有通道门阵列每一布线通道的布线容量是一定的 如果连线太多 则很可能布线布不通 门海也是母片结构形式的 但母片中没有布线通道 全部由基本单元组成 以横行或竖排为单位 门海若需要在单元上走金属连线时 则对应的半导体单元自动作废 若采用多层布线 则门海会有相当大的布线自由度 门海如图1 6所示 图1 6门海母片结构中的规则布线

15、 母片机制 是半定制门阵列与门海的基本概念和核心技术 其优点是设计周期短 少量应用时成本较全定制要低 缺点是有效利用率低 一般只能用到70 3 标准单元法 多元胞法 Polycell 标准单元法是指将电路设计中可能经常遇到的基本逻辑单元的版图按照最佳设计原则 遵照一定外形尺寸要求 设计好并存入单元库中 需要时调用 拼接 布线 各基本单元的版图设计遵循 等高不等宽 的原则 即高度必须相等 而宽度可以不相等 各基本单元版图应是无冗余设计 标准单元法的版图设计如图1 7所示 基于标准单元的ASIC cell basedIC 简写成CBIC 的优点 采用了预先设计 预先测试 预订性能的标准单元库 设计

16、人员可省时 省钱 减小风险 可对单个标准单元进行个别优化 缺点 花较多的时间和费用来说设计或购买标准单元库 花费较多的时间为新的ASIC设计所有掩膜层 图1 7标准单元法的版图布置 等高不等宽 4 积木块法图1 8给出积木块法版图结构的两个例子 积木块法是指以已成熟的产品为单元 将整个芯片划分为若干模块 规定好各模块之间的接口 分别设计各模块 然后将它们 拼接 起来 图1 8积木块法版图结构实例 连接ASIC封装引脚的焊盘 3 可编程逻辑器件 如FPGA CPLD等 这种集成电路使设计者不用到半导体加工厂 只需坐在实验室或家中计算机前就可以完成集成电路的设计 十分方便 而且可多次修改自己的设计 且不需更换器件和硬件 这种集成电路特别适用于产量少的产品 尤其是研究样机或在试验阶段 在大规模生产的产品中 由于可编程逻辑器件的成本相对于全定制要高很多 因此 在技术已经成熟 生产已经定型 批量又非常大的情况下 最好还是研究生产全定制集成电路 图1 9给出了产量 成本与设计方法的关系曲线 3 可编程逻辑器件 如FPGA CPLD等 现场可编程门阵列 FPGA 图1 9不同产量时 成本与设计方法的