《刘真全套配套课件数字逻辑与工程设计 chp5 1》由会员分享，可在线阅读，更多相关《刘真全套配套课件数字逻辑与工程设计 chp5 1（30页珍藏版）》请在金锄头文库上搜索。
1、数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 第五章 异步时序电路第五章 异步时序电路 Asynchronous Logic Circuit 第一讲异步时序电路第一讲异步时序电路 基本概念和设计步骤基本概念和设计步骤 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 概述概述 一 同步时序电路的特点及优缺点一 同步时序电路的特点及优缺点 特点特点 有统一的时钟脉冲 只有当时钟脉冲来到时 网络的 状态才发生改变 有统一的时钟脉冲 只有当时钟脉冲来到时 网络的 状态才发生改变 同步数字电路系统在当今是占绝对优势的 工程师常 用它设计所有能想象到的数字
2、电路 其频率可以从直 流到几 同步数字电路系统在当今是占绝对优势的 工程师常 用它设计所有能想象到的数字电路 其频率可以从直 流到几 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 优点优点 稳定可靠 设计较简单 在设计时不用考虑电路延时 带来的问题 稳定可靠 设计较简单 在设计时不用考虑电路延时 带来的问题 1 同步电路能在温度 电压 过程等参数变化的情况 下保持正常的工作 而异步电路的性能通常和环境 温度 工作电压以及生产过程有关 同步电路能在温度 电压 过程等参数变化的情况 下保持正常的工作 而异步电路的性能通常和环境 温度 工作电压以及生产过程有关 2 同步电路
3、具有可移植性 易于采用新技术或更先进 的技术 而异步电路很难重用和维护 同步电路具有可移植性 易于采用新技术或更先进 的技术 而异步电路很难重用和维护 3 同步电路能简化两个模块之间的接口 而异步电路 需要握手信号或令牌标记才能确保信号的完整性 同步电路能简化两个模块之间的接口 而异步电路 需要握手信号或令牌标记才能确保信号的完整性 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 例1 分析三位Gray码同步计数器 例1 分析三位Gray码同步计数器 D D1 1 y y2 2y y3 3 y y1 1y y3 3 D D2 2 y y2 2y y3 3 y y1 1y
4、 y3 3 D D3 3 y y1 1y y2 2 y y1 1y y2 2 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 D D1 1出现了很窄的尖峰脉冲 毛刺 这种尖峰脉冲是由门电路延时的差 异带来的问题 出现了很窄的尖峰脉冲 毛刺 这种尖峰脉冲是由门电路延时的差 异带来的问题 解决方法解决方法 CP间隔足够大 使尖峰脉冲不会影响网络工作 CP间隔足够大 使尖峰脉冲不会影响网络工作 设网络状态为设网络状态为y y1 1y y2 2y y3 3 110 110 D D1 1D D2 2D D3 3 111 111 CP y CP y1 1y y2 2y y3 3 1
5、11 111D D1 1 1 1 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 缺点缺点 工作速度低工作速度低 缺点缺点 功耗 原因 功耗 原因 因为需要时序器件 它与异步电路相比将 会消耗更多的逻辑门资源 原因 同步脉冲间隔应大于形成各个激励函数值时所 产生的延时最大值 因为需要时序器件 它与异步电路相比将 会消耗更多的逻辑门资源 原因 同步脉冲间隔应大于形成各个激励函数值时所 产生的延时最大值 结论 若网络工作速度较高 或输入是随机的 或 是网络中不同部件的工作速度相差较悬殊的 场合 则不适合采用同步工作方式 结论 若网络工作速度较高 或输入是随机的 或 是网络中
6、不同部件的工作速度相差较悬殊的 场合 则不适合采用同步工作方式 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 高速电路 分级流水 传输信号线的长线延迟问题高速电路 分级流水 传输信号线的长线延迟问题 最本质的解决最本质的解决 异步电路 速度快 功耗低 异步电路 速度快 功耗低 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 二 异步时序电路的特点和一般模型二 异步时序电路的特点和一般模型 特点特点 异步时序网络没有统一的时钟脉冲 网络状态的改变 是由输入的变化直接引起的 异步时序网络没有统一的时钟脉冲 网络状态的改变 是由输入的变化直接引起的
7、一般模型 组合网络 存贮元件一般模型 组合网络 存贮元件 异步触发器异步触发器 延时元件 外加或内部 延时元件 外加或内部 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 网络工作特点网络工作特点 由于反馈连接 形成循环过程 输入变化一次 可能 由于反馈连接 形成循环过程 输入变化一次 可能 引起网络状态改变多次 引起网络状态改变多次 网络的状态有两种情况 网络的状态有两种情况 当延时元件两端状态相等 y当延时元件两端状态相等 yi i Y Yi i 称 称稳态稳态 当延时元件两端状态不等时 y当延时元件两端状态不等时 yi i Y Yi i 称 称不稳态不稳态 表示循
8、环过程未结束 表示循环过程未结束 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 例1 由或非门构成的异步RS触发器 例1 由或非门构成的异步RS触发器 电路工作过程电路工作过程 x x1 1x x2 2 00 00 初态y初态y1 1y y2 2 01为稳态 01为稳态 x x1 1x x2 2 00 01 00 01 Z Z1 1Z Z2 2 Y Y1 1Y Y2 2 00 y 00 y1 1y y2 2 00 00 Z Z1 1Z Z2 2 Y Y1 1Y Y2 2 10 y 10 y1 1y y2 2 10 10 0 1 0 0 0 1 0 1 0 0 0 1
9、0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 三 异步时序电路的描述方法三 异步时序电路的描述方法 流程表流程表 1 什么是流程表 1 什么是流程表 描述异步时序网络的输入 输出及状态转换之间的关系 的表格 其格式与状态表相同 描述异步时序网络的输入 输出及状态转换之间的关系 的表格 其格式与状态表相同 总态总态 x y x y 每个行和列的交叉处分别对应一个总态 每个行和列的交叉处分别对应一个总态 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 状态有稳态与不稳态
10、之分 状态有稳态与不稳态之分 输入的变化直接引起状态的变化 输入的变化直接引起状态的变化 为保证电路稳定工作 规定每一时刻只允许一个输入 变量发生变化 且只有当上一个输入变化使电路达到 稳定后 下一输入才允许变化 为保证电路稳定工作 规定每一时刻只允许一个输入 变量发生变化 且只有当上一个输入变化使电路达到 稳定后 下一输入才允许变化 只允许在相邻列 之间进行状态转换 只允许在相邻列 之间进行状态转换 流程表与状态表不同处 流程表与状态表不同处 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 2 流程表的操作模式2 流程表的操作模式 根据状态转换时所能到达的次态情况进行
11、划分 根据状态转换时所能到达的次态情况进行划分 基本模式 每次输入变化 总能到达一个稳定状态 基本模式 每次输入变化 总能到达一个稳定状态 标准模式 每次转换均直接导致稳定状态 标准模式 每次转换均直接导致稳定状态 非基本模式 非基本模式 存在当输入变化后 总不能到达一个稳 定状态的情况 存在当输入变化后 总不能到达一个稳 定状态的情况 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 根据状态转换时输出情况进行划分 根据状态转换时输出情况进行划分 单输出变化流程表 单个输入的变化只引起一个输出发 生变化 多输出变化流程表 单个输入的变化会引起多个输出发 生变化 单输出变
12、化流程表 单个输入的变化只引起一个输出发 生变化 多输出变化流程表 单个输入的变化会引起多个输出发 生变化 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 三 异步时序电路的类型三 异步时序电路的类型 1 脉冲型异步时序网络1 脉冲型异步时序网络 模型与同步时序网络相同 存贮元件为同步触发器 但没有统一的时钟 模型与同步时序网络相同 存贮元件为同步触发器 但没有统一的时钟 分析设计方法与同步时序网络基本相同 分析设计方法与同步时序网络基本相同 用状态表用状态表 与同步电路的区别 与同步电路的区别 CP也作为一个激励输入 用激励函数表示 CP也作为一个激励输入 用激励函数
13、表示 当当CP 1CP 1时 发生状态转换 当时 发生状态转换 当CP 0CP 0时 保持时 保持 原状态 原状态 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 例1 分析脉冲异步时序电路 例1 分析脉冲异步时序电路 列激励函数 输出函数 列激励函数 输出函数 D D1 1 y y1 1 CPCP1 1 xy xy2 2 Z xyZ xy1 1y y2 2D D2 2 y y1 1 CPCP2 2 x x 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 列激励矩阵 求输出矩阵和Y 列激励矩阵 求输出矩阵和Y Z矩阵Z矩阵 激励矩阵激励矩阵 CP
14、CP2 2 D D2 2 CP CP1 1 D D1 1 输出矩阵Z输出矩阵Z x y2y1 0 1 00 0 0 01 0 0 11 0 1 10 0 0 0010 0101 11 0 0 1011 Y Y1 1Y Y2 2 Z矩阵 Z矩阵 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 画状态图 画状态图 x y2y1 0 1 00 0 0 01 0 0 11 0 1 10 0 0 0 01 0 0 10 1 1 1 0 0 1 01 1 4 文字说明4 文字说明 模3计数器模3计数器 x 0时 不计数x 0时 不计数 x 1时 按00 10 11的序列计数 二进制
15、状态表状态图 x 1时 按00 10 11的序列计数 二进制状态表状态图 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 模型与同步时序网络不同 模型与同步时序网络不同 存贮元件 异步触发器或存贮元件 异步触发器或 延时元件 由门电路带反延时元件 由门电路带反 馈环节构成 馈环节构成 2 电平型异步时序网络2 电平型异步时序网络 异步时序网络工作速度很异步时序网络工作速度很 高 是本章主要研究内容高 是本章主要研究内容 分析设计方法 用流程 表描述 分析设计方法 用流程 表描述 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 5 3 电平异步时序
16、电路分析与设计5 3 电平异步时序电路分析与设计 异步时序电路设计步骤 异步时序电路设计步骤 1 根据问题的逻辑要求 建立原始流程表 1 根据问题的逻辑要求 建立原始流程表 2 流程表的简化 2 流程表的简化 3 流程表的状态分配 得到二进制流程表 这一步 要求考虑竞争问题 3 流程表的状态分配 得到二进制流程表 这一步 要求考虑竞争问题 4 求激励函数和输出函数 这一步要求避免险态 4 求激励函数和输出函数 这一步要求避免险态 5 画逻辑图 5 画逻辑图 数 字 逻 辑 数 字 逻 辑 国防科学技术大学计算机系体系结构教研室 1 建立原始流程表 1 建立原始流程表 方法 方法 首先根据问题的文字描述 弄清在输入变化时有 可能的状态转换关系 为此 可借助总态图 用 图形来反映 总态 输出 状态转换关系 首先根据问题的文字描述 弄清在输入变化时有 可能的状态转换关系 为此 可借助总态图 用 图形来反映 总态 输出 状态转换关系 总态 输出总态 输出总态 输出总态 输出 总态图的画法 总态图的画法 注意 在构成总态图时 输入信号每次只允许变 化一个输入变量 注意 在构成总态图时 输入信号每
