武汉大学测控仪器通信第第五章 标准总线通信.

《武汉大学测控仪器通信第第五章 标准总线通信.》由会员分享，可在线阅读，更多相关《武汉大学测控仪器通信第第五章 标准总线通信.（58页珍藏版）》请在金锄头文库上搜索。

1、测控总线与仪器通信技术 主讲：武汉大学电子信息学院 王先培 第五章 标准总线通信 5.1 总线、总线标准及标准总线 总线是连接一个或多个部件的一组电缆的总称， 通常包括地址总线、数据总线和控制总线。 依应用的场合总线可分为： n片内总线 n片间总线 n模板总线 n并行外总线与串行外总线 n总线标准： 总线的机械规程、 电气规程、功能规程 和过程规程；n标准总线： 受到国际组织承 认、推荐，为许多 国家、行业、用户 所公认的总线。 总线标准与标准总线 ： 两者的区别与联系 5.2 开放型系统 nOEM系统 nOEM产品 nOEM模板 5.2.1 总线母板与总线插座 5.2.2 总线标准 总线标准

2、对总线作了一系列关于互连、交换信息、协 调工作的规定，包括： n 信号线的根数及引线名称 n 机械规程：规定总线插座的机械尺寸、引脚编号、排列 位置以及模板的外形尺寸 n 电气规程：规定了引线信号的静电电平及负载性能 n 逻辑功能及过程特性：引线的逻辑功能及时序关系 模板硬件设计就是以选定的标准总线为基准，根据模 板的功能要求，选择适当的芯片，经过尽可能简单的逻辑 变换，把信号变换为符合标准总线的规定，经可控开关连 接到总线插头上，模板硬件设计的核心就是 设计总线接口。 5.2.3 总线仲裁 采用支持多微机的Multibus，STD，S-100标准内 总线，可以构建开放型多微机系统。 开放型多

3、微机系统中有主、从两类模板： 1）主模板：含有CPU，具有总线控制权。有两种 主模板： 普通主模板，它不参加总线使用权的竞争，用于开 放型单微机系统； 多主模板，参加总线竞争，用于构造开放型多微机 系统。 2）从模板：不具有总线控制权，不参加总线使用 权的竞争。有两种从模板： 普通从模板：不含微处理器； 智能从模板：含微处理器，负责板内控制，不参 加总线竞争。 开放型多微机系统由多主模板管理总线的使用 权，多主模板配置有总线仲裁机制，有两台或者 两台以上多主模板要求使用总线时把总线使用权 分配给某一多主模板，以避免冲突。 1、多主模板中的总线仲裁机制 总线控制器与总线仲裁器用 8218/821

4、9，8288/8289充当 ，也可用可编程列阵PAL开发 而成 总线仲裁器可以对总线 缓冲器（总线控制器中 ）、数据线缓冲器、地 址线缓冲器中三态门的 通断进行控制 当某一多主模 板在总线竞争 中取得优先权 时，该多主模 板中的CPU占 据标准内总线 ；其它多主模 板各缓冲器三 态门切断（呈 高阻态），其 CPU与标准内 总线隔离。 2、总线判优方法 （1）串行判优法： 优先级最高 优先级最低 PI端为低电平 时，才可以请 求使用总线 取得总线控制权的多主模板PO端变为高电 平，右端各多主模块的PI、PO也都变为高 电平，不能请求使用总线。这样一来，菊花 链中取得总线控制权的多主模块右侧各多主

5、 模块都无法再请求总线。 取得总线控制权的多主模板置总线忙 BUSY1，使用完总先后置BUSY0。 由于使用总线期间BUSY1， 将屏蔽优 先权更高的多主模板的总线请求。 串行判优法，菊 花链上多主模板 的数目一般不得 超过4块 74148的8个输入端中有一 个为低电平，就会有一组相 应编码从A0-A2端口输出。 如果在输入端同时有多个输 入，则A0-A2的输出编码与 编号最大的输入相对应 A0-A2信号经译码芯片 74138解码得到唯一输出， 控制各多主模板与总线的导 通状态，只允许一个多主模 板使用总线，从而完成仲裁 取得总线控制权的多主模板置 BUSY1，屏蔽总线使用期间其 他多主模板的

6、总线请求 并行判优法比串 行判优法速度快 ，而且可判优的 多主模板数不受 限制 （2）并行判优法： （3）循环判优法： 采用类似于并行判优法的编码译码结构形式 ，动态 分配多主模板的优先权，各多主模板的优先权不再按输 入编号固定不变，而是按时间周期轮转，使每块多主模 板取得最高优先权的机会均等。 优先权编码解码电路比较 复杂，在标准总线开放型 多微机系统中使用较少。 5.3 Multibus总线 Multibus总线又称多总线，它是Intel公司生产iSBC系列 产品使用的模板总线。 1977年公开发表，以后为IEEE协会确认并定名为 IEEE796总线标准，并作为标准内总线加以推荐。被公认

7、是至今设计最好的、考虑得最周全的微机内总线标准。 Multibus采用两级总线结构。在模板内部使用局部总线， 在各模板之间通过Multibus总线互连。由于大部分数据交换 是通过局部总线进行，因而Multibus总线占有率仅在10%左 右，便于Multibus总线更好地支持多微处理机系统。 Multibus总线在抗串扰、电磁兼容性方面表现良好，在世 界范围内获得了广泛应用，它是一种很有发展前途的总线 标准，在工业控制与智能仪表中有着广泛应用。 5.3.1 Multibus总线的信号及意义 Multibus总线标准规定模板尺寸为12英寸5.95英寸， 模板上带有P1，P2两个边缘插头，可与总线插

8、座相连： nP1为主插头，有86个引脚，每个引脚都有明确定义； nP2为辅助插头，有60个引脚。P2上已定义的引脚用来在电源故障时 ，控制自动切换电池。 P1插头的86个信号线可分为6类，即地址线、数据线、 信息传送协议线、总线仲裁线、中断控制线及共用线 。 （1）地址线（22根） ADR0-ADR13：传送被访问的存储单元及I/O端口的地址 n对8位微处理器：ADR0-ADRF对存储单元寻址，ADR0-ADR7对 I/O端口进行寻址； n对16位微处理器：ADR0-ADR13对存储单元寻址，ADR0-ADRB 对I/O端口进行寻址 INH1和INH2：地址禁止线 n当INH1=0时，将禁止R

9、AM响应地址总线上的存储单元地址，而允 许ROM响应地址总线上的存储单元地址，即让ROM“压倒”RAM； n当INH2=0时，将禁止ROM响应地址总线上的存储单元地址，而 允许RAM响应地址总线上的存储单元地址，即让RAM“压倒”ROM。 （2）数据线（17根） DAT0-DATF：16根数据线 n在8位系统中，传数据使用DAT0DAT7 n在16位系统中，可用DAT0DATF16条数据线传送数据，一次传 送一个字；也可用DAT0DAT78条数据线传送数据，一次传送一个 字节。 BHEN：数据位选择线。 nBHEN=0，16位数据线一起使用，按字使用，一次传输16位； nBHEN=1，只启动8

10、根数据线DAT0-DAT7，按字节传送。DAT0- DAT7上是高8位还是低8位取决于ADR0。当ADR0=0，则DAT0- DAT7上高为8位，当ADR0=1，则为低8位。 （3）信息传送协议线 （5根） 在主模板向从模板（如存储器模板、I/O模板等）传 送信息时，利用这五条线实现双方信息传送协议 nMRDC：存储器读命令线。 nMWTC：存储器写命令线。 nIORC：I/O读命令线。 nIOWC：I/O写命令线。 nXACK：传送应答信号线。 （4）中断控制线（9根） nINT0-INT7：并行中断请求线，由并行中断优先权排 队处理。INT0具有最高优先权，INT7而具有最低优先 权。 n

11、INTA：主模板对中断请求的响应线。 （5）总线仲裁线（6根） ：用以支持多微处理器系统 nBCLK：总线时钟。用于各多主模板总线仲裁器同步，与微处理器的 时钟不同步。 nBPRN：总线优先级输入线。为低电平时，表示当前没有更高优先级 主模板请求总线。 nBPRO：总线优先级输出线。用于菊花链连接，当本主模板请求总线 或者菊花链中本主模板左侧主模板请求总线时，它均为1。 nBUSY：总线忙。BUSY=0时，表明总线正在使用中，禁止其它多主 模板获得总线控制权。 nBERQ：总线请求。BERQ0时，表示该主模板请求使用总线。该线 用于总线的并行判优。 nCBRQ：公共请求。只要有一块多主模板请求

12、总线，它就变为有效。 用此信号线通知当前正在使用总线的多主模板，若CBRQ为0，表示现 在还有其它多主模板请求总线，请用完后立即释放。若CBRQ为1，表 示现在没有多主模板请求总线，现在正使用总线的多主模板用完总线后 不要释放，以减少无意义的总线使用权交换。 （6）公共线（6根） n地线：8根； n电源线：14根； n保留线：2根； nINIT：初始启动； nCCLK：固定时钟。 5.3.2 数据传送过程 Multibus总线采用异步方式实现总线握手，可兼容各种不 同速度的设备。 （1）读操作过程 （2）写操作过程 5.3.3 禁止操作过程 禁止操作的目的是允许RAM，ROM及按存储器编址的I

13、/O端口拥 有相同的存储器地址。 禁止信号由一个存储从模板产生，去禁止另一个从模板的总线动 作。禁止源发出的禁止信号产生于其存储器地址线的译码。 当被禁止从模板检测到该 禁止信号后，就将自己的 数据线、地址线和响应线 上的缓冲驱动器关闭，以 确保禁止源从模板的访问 5.3.4 中断操作过程 Multibus总线中断的方式有两种： （1）非总线向量中断： n中断向量地址由主模板上的中断控制器产生，并通过主 模板内的局部总线传送给CPU； n中断源来自其它模板，也可来自主模板的内部； n中断处理：中断源通过Multibus总线上的中断请求线 INT0-INT7向主模板CPU发出中断请求，主模板则根

14、据优 先级高低响应中断。 （2）总线向量中断： n中断向量地址由从模板产生并经过Multibus总线的数据 线传送给主模板； n中断源来自其它模板； n中断处理： 1）一个或一个以上的中断请求时，主模板就产生一个中断请求的响 应信号INTA用以冻结中断状态； 2）主模板启动中断判优逻辑，把判优结果即高优先级的中断请求者 的地址放在Multibus的地址线上，以选中该从模板； 3）主模板发出第二个响应信号INTA，使被选中的从模板的中断控制 逻辑向Multibus的数据线发送中断向量地址 4）主模板使用接收到的中断向量转入中断服务程序。 5）中断向量为双字节，可发出第三个响应信号INTA，以获取

15、中断向 量的另外一个字节 5.3.5 总线仲裁操作 设置总线仲裁器同步时钟，各个多主模板内的总线 仲裁器同步运行完成总线仲裁。 （1）串行判优 串行判优时序 可判优的模板数量满足： （2）并行判优 由74LSl48编码器与 8205三八译码器组成优 先权编码译码电路 并行判优时序 并行判优中延时主要由 74LSl48与8205的编码 译码引起，确保时钟周 期结束前22ns把BPRN 信号送到获得总线使用 权的主模板 可接入的多主模板 数目基本比串行判 优法多 5.4 STD总线 STD总线是由美国的Pro-Log公司提出，经Pro-Log公司 与Mostek公司共同发展起来的一种工业微型计算机系统 的总线标准。 1978年12月正式公布，1985年2月被IEEE协会接受 为并行内总线标准，称为IEEE-P961，并作为标准总线 给予推荐。 STD总线是一种适合工业现场控制与监测用的微机的 总线标准，特别适合用来组建小型自动控制系统。 5.4.1 STD总线概述及特点 STD总线的特点 1、在STD信号线排列规范中，把电源线与地线紧靠 在一起排列，置于模板及插座的两边，便于减小阻抗、 蔽隔杂散噪声干扰； 2、STD总线标准采用地址线与数据线复用技术，可 以适应8位、16位多种微处理器，系统地址空间最高可 达16MB。许多类型的微处理器引脚信号经过简单逻辑 变换就可以与ST