数字合理使用电路以及正常逻辑创新设计

《数字合理使用电路以及正常逻辑创新设计》由会员分享，可在线阅读，更多相关《数字合理使用电路以及正常逻辑创新设计（77页珍藏版）》请在金锄头文库上搜索。

1、第四章 组合逻辑电路 (Combinational Logic Circuits),组合逻辑电路是指电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。 组合电路的一般结构(如图所示） 组合电路的两个特点：1）单向 无反馈； 2）无记忆单元（无触发器）,4.1 组合逻辑电路分析方法 42 组合逻辑电路设计方法 43 常用的中规模组合逻辑构件,4.1 组合逻辑电路分析方法,所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系。 411 分析方法一般步骤 （传统、经典） 412 组合逻辑电路分析的实例 4121 列写逻辑电路真值表 4122 逐

2、级电平推导法 4123 列写逻辑表达式法,411 分析方法一般步骤 （传统、经典）,1根据逻辑电路图写出输出函数表达式 2化简输出函数表达式 3列出输出函数真值表 4功能评价 概括出对电路逻辑功能的文字描述，并对原电路的设计方案进行评定，必要时提出改进意见和改进方案。,412 组合逻辑电路分析的实例,4121 列写逻辑电路真值表 例1 “不一致电路”的分析,例2 “半加器”的分析,P1,P3,P2,4122 逐级电平推导法,例3 “同或”电路的推导（下左图）,4123 列写逻辑表达式法,例4 “一位比较器”的分析（上右图） 把例3和例4组合起来就是一位比较器,列真值表，分析逻辑功能、推导表达式

3、。 当AB时，F=AB ；当AB时，F=AB； 当A=B时，F=AB,42 组合逻辑电路设计方法,根据问题要求完成的逻辑功能，求出在特定条件下实现该功能的逻辑电路，这一过程称为逻辑设计，又叫做逻辑综合。逻辑设计是逻辑分析的逆过程。 421 设计方法一般步骤 422 组合逻辑电路设计的实例 4221 列写逻辑电路真值表 4222 列简化真值表法 4223 直接分析法（列写逻辑表达式法） 423 设计中几个实际问题的处理,421 设计方法一般步骤,1建立给定问题的逻辑描述 采用“真值表”方法，优点是规整、清晰，缺点是不方便，尤其当变量较多时十分麻烦。所以，针对具体情况通常采用“分析法”，即通过对设

4、计要求的分析、理解，直接写出逻辑表达式。 2求出逻辑函数的最简表达式 3选择逻辑门类型并进行逻辑函数变换 4画出逻辑电路图,422 组合逻辑电路设计的实例（选讲）,4221 列写逻辑电路真值表 例1设计一位三变量的多数表决器 例2设计一位全加器 （思考题：设计一位全减器） 例3设计三位等同比较器 例4已知X=X1X2，Y=Y1Y2是两个正整数，求XY的逻辑表达式。 画出16种条件组合的真值表，再利用一张四变量卡诺图化简得到。,4222 列简化真值表法 例5已知X=X1X2，Y=Y1Y2是两个正整数，求XY的逻辑表达式。 当X1X2Y1Y2为下列几种情况：10 ，0100，1110时，F为1。

5、4223 直接分析法（列写逻辑表达式法） 例6已知X=X1X2，Y=Y1Y2是两个正整数，求XY的逻辑表达式。 利用分析例4和例5的结论，从高位写到低位，然后化简。,423 设计中几个实际问题的处理,4231 包含无关条件的组合逻辑电路设计 4232 多输出函数的电路设计 4233 无提供输入反变量时组合逻辑电路 的设计 4234 考虑级数的线路设计,4231 包含无关条件的组合逻辑电路设计,1无关项的含义 约束项和任意项 2无关项的两种情形： 1）不存在； 2）存在但不去关心它；用、d、表示 3使用无关项进行化简 例1：F=m4（0，2，3，4，8) d（10，11，12，13，14，15)

6、； 例2：用与非门设计一个判别电路，以判别8421码所表示的十进制数之值是否大于等于5。 4无关项的好处，但也有负作用 d的使用不会影响逻辑功能。,4232 多输出函数的电路设计,尽量用共享电路，找出公共项。 例1. F1=m3(1，3，4，5，7)，F2= m3(3，4，7) 例2. F1=AB+CD， F2=CD+CD 例3. F1=ABD+ACD，F2= ABC+ACD+BCD,4233 无提供输入反变量时组合逻辑电路的设计,1、提因子简化 例1. Z=ABCD+ABDE+ABDF+GH 例2. Y=AC+BC+DF+EF 2、繁造公共项 例1. F=AC+BC+AB+BC 例2. F=

7、AB+AB,4234 考虑级数的线路设计,用与非门、与或非门分别实现函数 F=AB+AC,43 常用的中规模组合逻辑构件,431 加法器（Adder） 432 译码器（Decoder) *433 编码器(Encoders) 434 数据选择器 (Multiplexers) *435 数据分配器(Demultiplexer) 436 数码比较器(Comparator) 437 奇偶校验电路(Parity),431 加法器（Adder）,实现两个二进制数相加功能的电路称之。 4311 半加器（Half Adder） 4312 全加器（Full Adder） *4313 串行加法器 4314 并行加

8、法器 1并行输入串行进位加法器 7483（T692） 2并行输入并行进位加法器 74LS283（T693）,431 加法器（Adder）,4311 半加器（Half Adder） 实现半加功能的电路称之，即只考虑本位两个一位二进制数A和B相加，不考虑低位进位的加法。 A和B分别表示两个相加的一位二进制数，S是本位半加和，C是本位向高位的进位。 逻辑函数表达式：S=AB C=AB 逻辑符号：,4312 全加器（Full Adder）,具有全加功能的电路称之，即将本位两个一位二进制数和来自低位的进位相加。 Ai和Bi分别表示两个相加的一位二进制数， Ci-1是来自低一位向本位的进位，Si是本位全加

9、和，Ci是本位向高一位的进位； 逻辑函数：Si=AiBiCi-1 =m3(1，2，4，7) Ci=AiBi+BiCi-1+AiCi-1m3(3，5，6，7) 全加器可通过两种方法得到：1）通过完整的真值表，卡诺图，表达式；2）通过两个半加器的叠加。 逻辑符号：,优点：电路结构简单；缺点：运算速度慢；,*4313 串行加法器 用一位加法器实现n位加法，要用到移位寄存器和寄存器 4314 并行加法器 1并行输入串行进位加法器 7483（T692） n位串行进位加法器由n个一位加法器串联构成，下图是一个四位串行进位加法器。,优点：运算速度快；缺点：电路结构较复杂,2并行输入并行进位加法器 74LS2

10、83（T693） 先行进位 超前进位 并行进位 Ci=AiBi+AiCi-1+BiCi-1=AiBi+(Ai+Bi)Ci-1 令：Pi=AiBi Gi=Ai+Bi C0=0，C1=P1+G1C0 ，C2=P2+G2C1=P2+G2(P1+G1C0) C3=P3+G3C2=P3+G3(P2+G2(P1+G1C0),典型应用：,1）将8421码转换成余3码 一组输入为8421 一组输入为0011 2）将余3码转换成8421码 余3码3余3（3）补码 一组输入为余3 一组输入为1101 C00 或1100 C01 3）1）和2）的综合 M0 实现（1）,M1 实现（2）M接C0 一组为A4A3A2A

11、1，另一组为四个异或门的输出，异或门的一个输入接M，另一输入分别为0011。 *4）两个余3码的加法运算 余3码相加要进行修正，即有进位时，加3，无进位时，减3。,432 译码器（Decoder),具有译码功能的电路称之，即将二进制代码所表示的相应信号或对象翻译出来。 4321 变量译码器 4322 码制变换译码器 4323 显示译码器,4321 变量译码器,功能：将n位二进制输入变量译为2n个不同输出信号的电路。 1逻辑电路 1）2-4译码器（2-to-4-Line Decoder) 逻辑图：,函数表达式、含义、功能表,双2-4译码器-74LS139,2)3-8译码器(3-to-8-Line

12、 Decoder) 含义、逻辑图、函数表达式、功能表、符号 “0”译中和“1”译中,3）416译码器(4-to-16-Line Decoder),3线-8线译码器74138，三个输入，八个输出，输出低电平有效，三个使能输入端，只有当S1=1,S2+S3=0时，译码器工作，否则译码器不工作。,“1”“0”“0”,2典型应用 1）扩展功能(Decoder Expansion) 例1 两个2-4译码器构成一个3-8译码器 例2 两个3-8译码器构成一个4-16译码器 例3 用若干2-4译码器构成一个4-16译码器 *2）构成数据分配器,3）构成函数发生器(Combinational Circuit

13、Implementation) 例 用74138构成一位全加器 Si=m3（1,2,4,7） Ci=m3（3,5,6,7）,*4）使能端的使用，能够消除0重叠和尖峰干扰信号,“1”,“1”,“1”,“1”,“0”,“0”,“0”,“1”,1 0,1 1,“0”,“0”,0 0,0 1,“1”,4322 码制变换译码器,将一种代码形式转换成另一种代码形式的译码器 二-十进制译码器（又称作4线-10线译码器） 将十个表示十进制09的二进制代码翻译成相应的输出信号的电路称之。 例：8421码转换为十进制数码的译码器（“1”译中） 分为两种：完全译码和不完全译码,功能表：,4323 显示译码器,把二进

14、制代码翻译出来以供显示器件显示的电路称之。 显示电路包括显示器和译码器、驱动器 1数字显示器 简称数码管，用来显示数字、文字或符号的器件。 1）字形重叠式（辉光管、边光显示管） 2）点距阵式 3）分段式（荧光数码管、半导体发光二极管） i）七段笔划形状(Segment designation)和数字的关系,ii）共阳极电路（“0”点燃）与共阴极电路（“1”点燃）,TS547-共阴极半导体发光二极管七段显示器 a-7 b-6 c-4 d-2 e-1 f-9 g-10 h-5 3,8接地,2译码/驱动器 74LS48-中规模二十进制七段显示译码/驱动器(BCDtoSeven-Segment Dec

15、oder) 惯用符号,“1”点燃,7448功能表,辅助功能 ： 灭灯输入(BI)、 试灯输入(LT) 、灭零输入(RBI) 、灭零输出(RBO) 1) BI=0，熄灭 2) 当LT=0且BI=1，显示8 3) RBI=0，LT=1，且A3A2A1A0=0000，灭零，产生输出信号RBO=0；,优先级,0,0,1,0,1,0000,0,0000000,1111111,0000000,例 008.80 消去无用的前零和无用的后零,74LS48与TS547的连接图,433 编码器(Encoders),所谓编码是用由0和1组成的二值代码表示不同的事物，实现编码功能的电路称为编码器。（译码的逆过程） 1.二十进制编码器（又称十线四线编码器） 8421BCD码编码器：用四位8421二进制代码对09十个十进制数进行编码的电路。（将十进制的09这10个数字分别编程4位BCD码） 逻辑图（见书本）：具有十个输入、四个输出。只有十种有效输入。 表达式： A=I8+I9=I8I9 B=I4+I5+I6+I7=I4I5I6I7 C=I2+I3+I6+I7=I2I3I6I7 D=I1+I3+I5+I7+