《半导体器件 第十章 含作业讲解》由会员分享，可在线阅读，更多相关《半导体器件 第十章 含作业讲解（128页珍藏版）》请在金锄头文库上搜索。
1、说明,这样我就可以光明正大的水经验了，哈哈，我得意地笑，我得意地笑 ,第十章 金属-氧化物-半导体场效应晶体管基础,MOSFET：Metal Oxide Semiconductor Field Effect Transistor（金属氧化物半导体场效应管）,n+,n+,P型硅基板,栅极（金属）,绝缘层（SiO2）,场 效 应 管,场效应管：一种电压控制器件，它是利用电场效应来控制其电流的大小，从而实现放大。工作时，内部参与导电的只有多子一种载流子，因此又称为单极性器件。,原理：利用改变垂直于导电沟道的电场强度来控制沟道的导电能力而实现放大作用;,输入阻抗高：栅和其他端点之间不存在直流通道。 噪
2、声系数小。多子输运电流，不存在散粒噪声和配分噪声。 功耗小，可用于制造高密度的半导体集成电路。输入功率很低而有较高的输出能力。 温度稳定性好。多子器件，电学参数不易随温度而变化（n与）。一种载流子参与导电。 抗辐射能力强：双极型晶体管的下降（非平衡少子的寿命降低），而场效应管的特性变化小（与载流子寿命关系不大）。 其它：工艺卫生要求较高，速度较低。,特点,n+,n+,P型硅基板,栅极（金属）,绝缘层（SiO2）,半 导 体 基 板,漏极,源极,N沟MOS晶体管的基本结构,MOSFET的类型,沟道中导电的 载流子类型,N沟道 （电子型）,P沟道 （空穴型）,强反型时，导电沟道中的电子漂移运动形成
3、电流,强反型时，导电沟道中的空穴漂移运动形成电流,VG0时，是 否有导电沟道,增强型,耗尽型,VG0时，无导电沟道,VG0时，有导电沟道,比较常用的是NMOS管，原因是导通电阻小，且容易制造。,两个PN结： 1）N型漏极与P型衬底；,2）N型源极与P型衬底。,一个电容器结构： 栅极与栅极下面的区域形成一个电容器，是MOS管的核心。,10.1 MOS电容结构,氧化层厚度,氧化层介电常数,Al或高掺杂的多晶Si,n型Si或p型Si,SiO2,MOS电容的组成,MOS电容是一个相当复杂的电容，有多层介质： 在栅极电极下面有一层SiO2介质。SiO2下面是P型衬底，衬底是比较厚的。最后，是一个衬底电极
4、，它同衬底之间必须是欧姆接触。,MOS电容还与外加电压有关。 MOS电容的特性与栅极上所加的电压紧密相关， 这是因为半导体的表面状态随栅极电压的变化可处于积累层、 耗尽层、 反型层三种状态。,SiO2,V,（a）MOS结构,p-Si,M,Cox,Csd,（b）MOS结构等效电路,M,O,S,+ V -,a. MOS结构,b. 电场效应,双端MOS场效应,当栅源之间加上正向电压，则栅极和p型硅片之间构成了以二氧化硅为介质的平板电容器，在正的栅源电压作用下，介质中便产生了一个垂直于半导体表面的由栅极指向p型衬底的电场（由于绝缘层很薄，即使只有几伏的栅源电压VGS ，也可产生高达105106V/cm
5、数量级的强电场）。,这个电场排斥空穴而吸引电子，因此，使栅极附近的p型衬底中的空穴被排斥，留下不能移动的受主离子（负离子），形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。,10.1 表面能带图:p型衬底,负栅压情形,导带底能级,禁带中心能级,费米能级,价带顶能级,空穴积累：表面的多子浓度大于体内的多子浓度。,电场,电势,电子能量,以半导体体内为零电势,10.1 表面能带图:p型衬底,小的正栅压情形,(耗尽层),空穴耗尽：表面的多子浓度远小于体内的多子浓度。,10.1 表面能带图:p型衬底,表面空穴浓度 =表面电子浓度,正栅压增大 ,10.1 表面能带图:p型衬底,(反型层+耗尽层)
6、,弱反型现象,正栅压继续增大 ,10.1 表面能带图:p型衬底,强反型阈值反型点: 表面电子浓度 = 体内空穴浓度,大的正栅压,漏源之间形成的导电通道,-,-,-,-,10.1 表面能带图:n型衬底(1),正栅压情形,10.1 表面能带图:n型衬底(2),小的负栅压情形,大的负栅压情形,10.1 空间电荷区厚度:表面耗尽情形,费米势,表面势,表面空间电荷区厚度,半导体表面电势与体内电势之差,半导体体内费米能级与禁带中心能级之差的电势表示,采用单边突变结的耗尽层近似,P型衬底,单边突变结n+p,边界条件：x= xd 时，E=0,根据：,假定x= xd 处的电势为0,10.1 空间电荷区厚度:表面
7、反型情形,阈值反型点条件：表面处的电子浓度=体内的空穴浓度,表面空间电荷区厚度,表面电子浓度：,体内空穴浓度：,P型衬底,栅电压=阈值电压,表面空间电荷区厚度达到最大值: 表面导电性增加，屏蔽外加电场,10.1 空间电荷区厚度:与掺杂浓度的关系,10.1 电子反型电荷浓度,P型衬底,电子反型电荷浓度：,其中,10.1 表面反型层电子密度与表面势的关系,P型衬底,10.1 功函数差:MOS接触前的能带图,金属的功函数,金属的费米能级,二氧化硅的禁带宽度,二氧化硅的电子亲和能,硅的电子亲和能,绝缘体不允许电荷在金属和半导体之间进行交换， 要达到热平衡，需要导线连接金属和半导体！,10.1 功函数差
8、:MOS结构的能带图,条件：零栅压， 热平衡,零栅压下氧化物二侧的电势差,修正的金属功函数,零栅压下半导体的表面势,修正的硅的电子亲和能,二氧化硅的电子亲和能,10.1 功函数差:计算公式,内建电势差：,10.1 功函数差:计算公式,内建电势差：,10.1 功函数差:n掺杂多晶硅栅(P-Si),0,近似相等,n+掺杂至简并,简并：degenerate 退化，衰退,10.1 功函数差:p掺杂多晶硅栅(P-Si),p+掺杂至简并,0,10.1 功函数差:与掺杂浓度的关系,氧化膜中电荷的影响,界面态电荷（界面陷阱电荷）,这种由悬挂键引起的表面电子状态称为表面态，与SiO2交界，又称界面态,固定氧化物
9、电荷,位于界面SiO2侧3nm的区域内，密度约1011cm-2，带正电荷。 一般认为是界面附近存在未充分氧化的Si离子过剩硅离子及氧空位,可动离子电荷,起因于进入SiO2层中的Na+、K+、Li+等轻碱金属离子及H+离子,电离陷阱电荷,X-射线、射线、高能/低能电子束等照射SiO2膜时产生电子-空穴对。,上述4种电荷的作用统归于Qox等效电荷 电荷本身与半导体表面的距离不同，对表面状态的影响也不同。距离越近，影响越强。故等效为界面处的薄层电荷。,氧化层中的电荷的影响,10.1 平带电压:定义,MOS结构中半导体表面能带弯曲的动因 金属与半导体之间加有电压（栅压） 半导体与金属之间存在功函数差
10、氧化层中存在净的空间电荷 平带电压 定义：使半导体表面能带无弯曲需施加的栅电压 来源：金属与半导体之间的功函数差，氧化层中的净空间电荷,单位面积电荷数,金属上的电荷密度,氧化层中的电荷的影响,平带,10.1 平带电压:公式,Vox0+ s0= - ms,零栅压时：,Vox ：栅电压VG 降落在 SiO2 绝缘层上的部分 S ： 栅电压VG 降落在半导体表面的部分 ms ：金属-半导体功函数差,10.1 平带电压:公式,单位面积电荷数,金属上的电荷密度,平带电压,第一项是，为消除半导体和金属的功函数差的影响，金属电极相对于半导体所需要加的外加电压；,第二项是为了把绝缘层中正电荷发出的电力线全部吸
11、引到金属电极一侧所需要加的外加电压；,Vox ：栅电压VG 降落在 SiO2 绝缘层上的部分 S ： 栅电压VG 降落在半导体表面的部分 VFB ：平带电压,外加栅电压超过 VFB 的部分（VG -VFB）称为 有效栅电压。有效栅电压可分为两部分：降在氧化层上的 VOX 与降在硅表面附近的表面电势 S ，即 VG VFB = VOX + S,小节内容,11.1.4 平带电压 来源 定义 如果没有功函数差及氧化层电荷,平带电压为多少? 如何算,10.1 阈值电压:公式,阈值电压： 达到阈值反型点时所需的栅压,表面势=费米势的2倍,|QSDmax|=e Na xdT,QSD,ns,忽略反型层电荷,
12、10.1 阈值电压:与掺杂/氧化层电荷的关系,P型衬底MOS结构,Qss越大，则VTN的绝对值越大； Na越高，则VTN的值（带符号）越大,Na很小时，VTN随Na的变化缓慢，且随Qss的增加而线性增加 Na很大时， VTN 随Na 的变化剧烈，且与Qss 的相关性变弱,10.1 阈值电压:导通类型,VTN0 MOSFET为增强型 VG=0时未反型，加有正栅压时才反型,VTN0 MOSFET为耗尽型 VG=0时已反型，加有负栅压后才能脱离反型,P型衬底MOS结构,10.1 阈值电压:n型衬底情形,费米势,表面耗尽层最大厚度,单位面积表面耗尽层电荷,单位面积栅氧化层电容,平带电压,阈值电压,10
13、.1 n型衬底与p型衬底的比较,p型衬底MOS结构,n型衬底MOS结构,增强型、耗尽型都可能,增强型（除非掺P型杂质）,MOSFET类型,阈值电压典型值,金属-半导体功函数差,10.1 表面反型层电子密度与表面势的关系,11.1 MOS电容 表面空间电荷层电荷与表面势的关系,堆积,平带,耗尽,弱反型,强反型,小节内容,11.1.6 电荷分布 分布图 为什么书中可以经常忽略反型点的电荷?p327,11.1.5 阈值电压 概念 电中性条件 与谁有关?如何理解? N型 P型及掺杂的关系,10.2节内容,理想情况CV特性 频率特性 氧化层电荷及界面态的影响 实例,10.2 C-V特性什么是C-V特性？
14、,MOS电容电压的微小变化电荷密度的变化,由于 xp 与 xn 远小于势垒区总宽度 W，所以可将这些变化的电荷看作是集中在势垒区边缘无限薄层中的面电荷。这时PN 结势垒电容就像一个普通的平行板电容器 ，所以单位面积的势垒电容 C可以简单地表为,P 区,N 区,10.2 C-V特性什么是C-V特性？,平带,电容-电压特性,10.2 C-V特性 堆积状态,加负栅压，堆积层电荷能够跟得上栅压的变化，相当于栅介质平板电容,10.2 C-V特性 平带状态,所加负栅压正好等于平带电压VFB，使半导体表面能带无弯曲,栅压趋近于平带电压时，总电容随表面德拜长度LD的增加而减少。,10.2 C-V特性 耗尽状态
15、,加小的正栅压，表面耗尽层电荷随栅压的变化而变化，出现耗尽层电容,C相当与Cox与Csd串联,10.2 C-V特性 强反型状态(低频),加大的正栅压且栅压变化较慢，反型层电荷跟得上栅压的变化,MOS电容电压的微小变化,强反型层电荷密度的变化(耗尽层宽度基本不变),此时电容=栅氧化层电容,反型层电荷电子的来源: p型中少子电子的扩散; 耗尽层中的热运动形成的电子-空穴对.,10.2 C-V特性 反型状态(高频),加较大的正栅压，使反型层电荷出现，但栅压变化较快，反型层电荷跟不上栅压的变化，只有金属和空间电荷区内电荷变化，只有耗尽层电容对C有贡献。此时，耗尽层宽度乃至耗尽层电容基本不随栅压变化而变化。,栅压频率的影响,反型层电荷电子的来源: p型中少子电子的扩散; 耗尽层中的热运动形成的电子-空穴对.,10.2 C-V特性 n型与p型的比较,p型衬底MOS结构,n型衬底MOS结构,小节内容,理想情况CV特性 CV特性概念 堆积平带耗尽反型下的概念 堆积平带耗尽反型下的计算 频率特性 高低频情况图形及解释,10.2 C-V特性 氧化层电荷的影响,例图:因为Qss均为正电荷,需要额外牺牲负电荷来中和界面的正电,所以平带电压更负,10.2 C-V特性 界面陷阱的分类,被电子占据（在EFS之下）带负电，不被电子占据（在EFS之上）
