《数字相位差课程设计中北大学》由会员分享，可在线阅读，更多相关《数字相位差课程设计中北大学（10页珍藏版）》请在金锄头文库上搜索。
1、测控电路设计专 业：测控技术与仪器班 级：11050341姓 名：学 号：数字相位差测量仪的设计1.设计思路 相位差测量仪主要是由锁相环PLL产生3600倍频基准信号和移相网络的基准信号与待测信号进行异或后的信号作为计数显示器的控制信号。 2.设计方案2.1 方案设计将被测信号送入移相网络，经RC移相、LM324隔离放大，产生两路信号，一路为基准信号经过波形转换，另一路为移相后的信号。分别经过波形转换、整形、二分频送给相位测量模块。基准信号fr经过放大整形后加到锁相环的输入端，锁相环的反馈环路中设置一个N=3600的分频器构成一个3600倍频器，使输入的基准信号fr经过锁相环后频率变为原来的3
2、600倍，但相位与基准信号fr相同，输出信号用做计数器的时钟基准信号。 被测信号fs经过放大整形并二分频得到的二分频信号与基准信号fr的二分频信号经过二输入异或门得到的输出信号作为计数控闸门制信号，使计数器仅在基准信号fr与被测信号的相位差间隔内计数，计数器计的数值即为基准信号fr与被测信号fs的相位差。 2.2 设计原理框图移相网络计数器锁相环 锁存器36002分频放大整形A1 fr译码异或2分频放大整形A2 fs数显 图1 原理框图由原理方框图可以看出，所要设计的电路的主要由移相网络、放大整形、倍频、计数显示四大部分构成。下面将从这三大部分着手设计电路3.电路设计3.1移相网络部分图2 移
3、相电路移相网络是由二节RC超前或滞后移相网络、集成运算放放大器组成的电压跟器和运放组成的。一节RC电路如图所示。由它的相量图可知超一个相角，当f 0时，90；f 时，0。这说明：一节RC电路最大相移不超过90，不能满足相位平衡条件。若两节RC电路最大相移虽可接近180，但此时频率必须很低，从而容抗很大，致使输出电压接近于零，所以本电路又加了电压跟随器和放大器。 3.2放大整形电路在设计这个部分的电路时，要考虑到不能使基准信号和被测信号不发生相对相位移动 的问题，基准信号和被测信号在设计的放大整形电路中所引起的附加移相是相等的，所以原理方框图A1和A2要用相同的电路。同时由原理框图可以看出，经过
4、放大整形电路输出的应该是数字电平信号，即输出信号的最大值不超过5V，而这部分电路的输入信号的幅值大于等于0.5V，所以放大倍数不超过10倍。图3 放大整形电路如图2所示，由高增益集成运算放大器UA741所构成的放大电路将输入信号放大10倍。运算放大器的输入端由两个硅二极管构成差摸保护电路将输入电压限制在正负0.7V以内。信号放大后经过电解电容C1耦合到下一级的由高增益集成运算放大器UA741所构成的过零比较器，经过比较器输出一双极性电压，幅度为12V左右，由R1和4.7V稳压管D1组成的限幅电路将电压限制在正负4.7V 以内，再经过二极管D4和非门7404N整形后，输出TTL电平信号。3.3锁
5、相环由原理方框图可知3600倍频是通过锁相环和3600分频器构成的。在设计这部分电路之前回顾一下琐相环的工作原理。图4 锁相环原理图鉴相器是个相位比较装置。它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压Se(t)。环路滤波器LPF的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。 压控振荡器VOC受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。 锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器
6、的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。在锁相环路中有两种不同的自动调节过程。环路原先是锁定的，由于某种原因造成环路偏离锁定，通过自身调节从新维持锁定的
7、过程称为跟踪过程，能够维持锁定所允许输入信号频率偏离r的最大值|i|称为同步带。反之，环路原先是失锁的，通过自身调节由失锁进入锁定的过程称为捕捉过程，能够进入锁定所允许的最大|i|称为捕捉带。若环路通带足够宽，使信号的调制频谱落在带宽之内，这时压控振荡器的频率跟踪输入调制的变化。 经过简单的回顾锁相环的工作原理可知，只要锁相环的环路通带足够宽，再设置一个3600进制计数器就可实现3600倍频。输入信号的最高频率为60HZ，3600倍频后的频率为0.216MHZ，故可选择+5V电压工作时最高频率为0.6MHZ的锁相环CD4046。分频器由12级二进制串行计数器CD4040来构成。下面将所用的元器
8、件做简要介绍。图5 CD4060引脚图1脚相位输出端，环路入锁时为高电平， 环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。 15脚内部独立的齐纳稳压管负CD4040工作原理：图6 CD4040工作原理图4040为12级二进制串行计数器。内部由12个T触发器级联 ， 共有12个输出端Q1Q12， 最大分频系数212=4096。RES
9、ET=1时复位，Q1Q12端 均输出0，RESET=0且时钟计数1下降沿计数。真值表如下：1 RESET 功能 0 计数 1 复位图7 锁相环3600倍频电路3.4计数显示计数器的作用是对输入脉冲计数.根据设计要求,最高测量相位差为一度，应采用3位十进制计数器.本电路选用74LS160集成计数器设标准脉冲周期为TS,并以与开启1秒种作为计时标准,即与门开通1秒种相当于两信号的相位差为3600,此时,计数器的计数值为1/TS.若两被测信号的周期为TX,则被测信号一周期内与门开通的时间为两被测信号的时延T,那么1秒内与门开通的总时间为 rt=1/TX*而1秒内计数器的计数值N为 N=rt/TS=/
10、TX*Ts 则两被测信号间的时延T为 =N*TX*TS则两被测信号间的相位差为 r=/TX*3600=N*TS*3600最后由译码显示电路将测量结果直接显示出来.图7 相位差波形图图8计数、显示原理图4.小结通过这次课程设计，加强了综合运用专业基础知识解决问题的能力、独立工作的能力、查阅图书资料和各种工具书的能力，基本上达到了课程设计的目的和要求。在课程设计的过程中，指导老师给予了极大的帮助。在老师的指导下，我独立完成了课程设计的任务。同时，这个实验设计也让我们对仿真软件的使用和操作有了初步的了解。实验过程中虽然也经历过失败，但是经过我的研究和更正，终于把实验设计给完成了。我也在这个过程中得到了技能上的洗礼和经验上的积累。参考文献1 韩焱.数字电子技术基础M.电子工业出版社.2011:20-50.2史红梅.测控电路及应用M.华中科技大学出版社.2011.11.3康光华.电子技术基础M（模拟部分）第五版.高等教育出版社.2010.08.4孟立凡.传感器原理与应用M.电子工业出版社.2012.12.9
