微机原理 第6章概要

《微机原理 第6章概要》由会员分享，可在线阅读，更多相关《微机原理 第6章概要（191页珍藏版）》请在金锄头文库上搜索。

1、第6章 输入输出及中断技术,主要内容,6.1 输入输出接口概述 6.2 CPU与外设之间数据传送方式 6.3 中断技术 6.4 8086/8088中断系统和中断处理,1,学习要求,着重理解接口基本结构的特点。 掌握CPU与外设之间数据的传送方式与控制方式。 正确理解中断源、向量中断、中断优先权等基本概念。 重点掌握8086/8088中断系统及其用户定义的内部中断处理方法。 正确理解和灵活运用中断向量表。,2,6.1 输入输出接口概述,3,CPU与外设的连接需求,外设种类繁多：机械式、电动式、电子式、电磁式 信号类型复杂：数字量、模拟量、开关量 处理信息速率相差甚远：如手动键盘输入和磁盘输入 外

2、设数据传递方式：并行，串行 接口电路(芯片)：CPU与外部设备之间实现信息交换的连接电路(硬件)，简称接口。,4,常见微机接口实例,5,接口用途, 进行地址译码或设备选择，以便使CPU能与某一指定外部设备通讯； 状态信息的应答，以协调数据传送之前的准备工作； 进行中断管理，提供中断信号； 进行数据格式转换，如正负逻辑转换，串行与并行数据转换等； 进行电平转换，如TTL电平与MOS电平间的转换； 协调速度，如采用锁存、缓冲、驱动等； 时序控制，提供实时时钟信号。,6,CPU与外设的连接,CPU对外设的输入输出操作类似于存储器的读写操作，即I/O读写，但外设与存储器有诸多不同。,7,CPU与外设的

3、连接,外设与计算机的连接不能像存储器那样直接挂到总线(DB、AB、CB)上，必须通过各自的专用接口电路(接口芯片) 与主机连接。,8,CPU与外设的连接,9,计算机I/O系统结构图,I/O接口,接口要解决的问题 速度匹配(Buffer) 信号的驱动能力(电平转换器、驱动器) 信号形式和电平的匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门),10,接口的功能,数据的缓冲与暂存 信号电平与类型的转换 增加信号的驱动能力 对外设进行监测、控制与管理，中断处理,11,I/O端口,12,数据端口 状态端口 控制端口,端口,I/O端口,13,CPU,数据

4、,状态,控制,外设,I/O接口,DB,接口和端口,14,接口1,接口2,接口N,端口1,端口2,端口m,端口1,端口1,端口2,端口2,端口m,端口m,端口编址,端口地址=芯片地址（高位地址）+片内地址,I/O端口的编址方式,8086/8088的寻址能力： 内存： 1MB 端口： 64K个 编址方式： 与内存统一编址 独立编址,15,端口与内存的统一编址,特点： 指令及控制信号统一； 内存地址资源减少,16,内存 地址 960KB,I/O地址 64KB,00000H,F0000H,FFFFFH,端口的独立编址,特点： 内存地址资源充分利用 能够应用于端口的指令 较少,17,内存 地址,I/O

5、地址,00000H,FFFFFH,FFFFH,0000H,端口的寻址,8088/8086寻址端口数： 64K个 寻址端口的信号： IOR、IOW A15 A0,18,8088/8086的I/O端口编址,采用I/O独立编址方式(但地址线与存储器共用) 地址线上的地址信号用IO/M来区分 I/O操作只使用20根地址线中的16根：A15A0 可寻址的I/O端口数为64K(65536)个 I/O地址范围为0FFFFH IBM PC只使用了1024个I/O地址(03FFH),19,I/O地址的译码,目的： 确定端口的地址 参加译码的信号： IOR，IOW，高位地址信号 OUT指令将使总线的IOW信号有效

6、 IN指令将使总线的IOR信号有效,20,I/O译码的地址信号,当接口只有一个端口时，16位地址线一般应全部参与译码，译码输出直接选择该端口； 当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。,21,I/O地址译码例,某外设接口有4个端口，地址为2F0H2F3H，由A15A2译码得到，而A1、A0用来区分接口中的4个端口。试画该接口与系统的连接图。,22,I/O地址译码例,地址范围： 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 1,23,任意状态,A11,片内地址,图中不接入,I/O地址译

7、码例,译码电路图：,24, 1,A11,A10,A18,A3,A2,A9,A7,A4,&,CE,A1,A0,接口芯片,IOR,IOW,&,接口电路的基本结构,接口电路基本结构同它传送的信息种类有关。 信息可分为3类：数据信息，状态信息，控制信息。,25,接口电路的基本结构, 3种性质不同信息，经不同端口分别传送。每个端口都有自己的端口地址，用不同的端口地址来区分不同的信息。 用输入输出指令来寻址外设时，外设状态作为一种输入数据，而CPU控制命令，是作为一种输出数据，从而可通过数据总线来分别传送。 端口地址由CPU地址总线的低8位或低16位地址信息来确定，CPU根据I/O指令提供的端口地址来寻址

8、端口，然后同外设交换信息。,26,接口电路的基本结构,1. 数据信息 数字量：由键盘、磁盘机、磁带机、卡片机等读入的信息，或主机送给打印机、磁盘机、磁带机、显示器及绘图仪的信息。 通常为8位二进制数或ASCII代码。,27,接口电路的基本结构, 模拟量：计算机用于检测、数据采集或控制时，现场信息是连续变化的物理量(如温度、压力、位移等)，经传感器把非电量转换成电量，经放大得到模拟电流或电压。 计算机不能直接接收和处理模拟量，须经A/D (模/数) 转换，才能输入计算机。 计算机输出的数字量也须经D/A (数/模) 转换后才能去控制执行机构。,28,接口电路的基本结构, 开关量：两个状态，如开关

9、的闭合/断开，电机的运转/停止，阀门的打开/关闭等。 用一位“0”或“1”二进制数表示。 字长为8位的微机一次输入或输出可控制8个这类物理量。,29,接口电路的基本结构,2. 状态信息 外设当前所处工作状态信息，CPU与外设间可靠交换数据条件。 输入时：告知CPU有关输入设备数据是否准备好(Ready=1?) 输出时：告知CPU输出设备是否空闲(Busy=0?) CPU是通过接口电路来掌握输入输出设备的状态，以决定可否输入或输出数据。 3. 控制信息 用于控制外设的启动或停止。,30,基本接口电路,31,接口的基本构成,32,数据线,控制线,状态线,DB,CB,AB,数据输入寄存器 (or 三

10、态门),数据输出寄存器 (锁存器),状态寄存器 (or 三态门),命令寄存器,译码 电路,控制 逻辑,接口的基本构成,数据输入/输出寄存器 暂存输入/输出的数据 命令寄存器 存放控制命令 设定接口功能、工作参数和工作方式。 状态寄存器 保存外设当前状态，以供CPU读取。,33,接口的类型及特点,按传输信息的方向分类： 输入接口 输出接口 按传输信息的类型分类： 数字接口 模拟接口 按传输信息的方式分类： 并行接口 串行接口,34,接口特点,输入接口： 要求对数据具有控制能力 常用三态门实现 输出接口： 要求对数据具有锁存能力 常用锁存器实现,35,三态门接口,高电平、低电平、高阻态,36,锁存

11、器接口,通常由D触发器构成； 特点： 具有对数据的锁存能力； 不具备对数据的控制能力,37,常用锁存器芯片,74LS273 8D触发器，不具备数据的控制能力 74LS373 含三态的8D触发器，具有对数据的控制能力。 既可以做输入接口，也可以做输出接口。,38,I/O接口综合应用例,根据开关状态在7段数码管上显示数字或符号 设输出接口的地址为F0H 设输入接口地址为F1H 当开关的状态分别为00001111时，在7段数码管上对应显示0F,39,O1 I1 O2 I2 O3 I3 O4 I4 E1,K0K3,+5V,G G2A G2B C B A,1,74LS244,D0 Q0 | Q1 D7

12、Q2 Q3 Q4 CP Q5 Q6 Q7,a b c d e f g DP,7406,反相器,74LS273,Rx8,1,74LS138,D0D7,IOW,IOR,Y0,Y1,F0H = 1111 0000 F1H = 1111 0001,&,A6A4,A3,A2,A1,A0,D0,D1,D2,D3,译码器,A7,A0,1,40,41,CPU与外设之间数据传送方式,直接程序控制方式 无条件程控传送方式 仅传输数据信息，不传输控制、状态信息 有条件程控传送方式（查询方式） 要传输数据、控制、状态信息 中断控制方式 直接存储器存取（DMA）控制方式,42,程序传送,CPU与外设间的数据交换在程序控

13、制下进行，即IN或OUT指令控制 无条件程序控制传送方式 有条件程序控制传送方式（查询方式）,43,无条件传送,1. 无条件传送（又称同步传送） 最简单的输入/输出控制方式，用于控制CPU与低速接口之间的信息交换。 例如，开关、继电器、7段显示器、机械式传感器等简单外设。 这类信号变化缓慢，当需要采集这些数据时，外设已将数据准备就绪了。无需检查端口的状态，就可立即采集数据。 对少量数据传送来说，它是最省时间的一种传送方法，适用于各类巡回检测和过程控制。,44,无条件传送,注：输入接口为缓冲器，输出接口为锁存器,45,无条件传送,输入数据时，由于数据保持时间相对于CPU的处理时间长得多，故输入端

14、可直接用输入缓冲器与CPU的数据总线相连。 输出数据时，一般都需要锁存器将要输出的数据保持一段时间，其长短和外设的动作相适应。 锁存时，锁存允许端CE=1(为无效电平)时，数据总线上的新数据不能进入锁存器。 只有当确知外设已取走CPU上次送入锁存器的数据，方能在CE=0 (为有效电平) 时将新数据再送入锁存器保留。,46,无条件传送,输入时，假定来自外设的数据已输入至三态缓冲器； 当CPU执行IN指令时，所指定的端口地址经地址总线的低16位或低8位送至地址译码器，CPU进入了输入周期； 选中的地址信号和M/IO（以及RD）相“与”后，去选通输入三态缓冲器，把外设的数据与数据总线连通并读入CPU

15、。 当CPU执行IN指令时，外设的数据是已准备好的，否则就读错。,47,无条件传送,输出时，假定CPU的输出信息经数据总线已送到输出锁存器的输入端； CPU执行OUT指令时，端口地址由地址总线的低8位地址送至地址译码器，CPU进入了输出周期； 所选中地址信号和M/IO（以及WR 信号）相“与”后，去选通锁存器，把输出信息送至锁存器保留，由它把信息通过外设输出。 CPU执行OUT指令时，必须确信所选外设的锁存器是空的。,48,无条件传送 例,16位数据采集系统，被采集数据是8个模拟量，由继电器绕组P0、P1P7分别控制触点K0、K1K7逐个接通。 每次采样用一个4位(每位为一个十进制数) 数字电压表测量，把被采样的模拟量转换成16位BCD代码(即对应4位十进制数的4个BCD码)，高8位和低8位通过两个不同的端口(其地址分别为10H和11H)输