《【2017年整理】触发器同步练习》由会员分享，可在线阅读，更多相关《【2017年整理】触发器同步练习（5页珍藏版）》请在金锄头文库上搜索。
1、同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫 。2.1 级触发器可以记忆 二进制信息，1 位二进制信息有 2 种状态。3.主从结构的触发器主要用来解决 。4.集成触发器有 、 和 3 种结构。5.触发器功能的表示方法有 、 、 和 。6.主从结构的 JK 触发器存在 。7.由与非门构成的基本 RS 触发器约束条件是 。8.试填写如表 5.7 所示的 JK 触发器特性表中的 。1nQ9试填写如表 5.8 所示的 RS 触发器特性表中的 。1nQ10边沿 JK 触发器解决了主从 JK 触发器的 问题。11.根据在 CP 控制下，逻辑功能的不同，常把时钟触发器分为 、
2、 、 、 和 5 种类型。12.JK 触发器的特性方程为 。13.既克服了空翻现象，又无一次变化问题的常用集成触发器有 和 两种。14.维持阻塞 D 触发器是在 CP 触发，其特性方程为 。15.主从 JK 触发器克服了钟控电平触发器的 毛病，但存在有 问题。16.同步式时钟触发器是高电平触发方式，它存在 毛病。17.主从型触发器的一次变化问题是指在 CP1 期间，主触发器可能且仅能 而带来的问题。18.N 级触发器可以记忆 种不同的状态。19把 JK 触发器转换为 T触发器的方法是 。20把 D 触发器转换为 T触发器的方法是 。二、单向选择题1.主从 JK 触发器是（ ） 。在 CP 上升
3、沿触发 在 CP 下降沿触发在 CP1 的稳态下触发 与 CP 无关的2.已知 RS 是或非门构成的基本 RS 触发器的输入端，则约束条件为（ ） 。RS 0 R S 1RS 1 R S 03.已知 R、S 是 2 个与非门构成的基本 RS 触发器输入端，则约束条件为（ ） 。RS1 R S 0RS 1 RS04.若 JK 触发器的原状态为 0，欲在 CP 作用后仍保持为 0 状态，则激励函数 JK 的值应是（ ） 。J1，K1 J0，K 0J0，Kd Jd，K d5下列电路中，只有（ ）不能实现 nQ16.T 触发器特性方程（ ） 。 nnQT1 nnQT1 7.如下各触发器电路中，能实现
4、功能的电路是（ ） 。An18.维持阻塞 D 触发器是（ ）下降沿触发 上升沿触发高电平触发 低电平触发9用 8 级触发器可以记忆（ ）种不同的状态。8 16128 25610存在约束条件的触发器是（ ） 。基本 RS 触发器 D 锁存器JK 触发器 D 触发器11.存在一次变化问题的触发器是（ ） 。基本 RS 触发器 D 锁存器主从 JK 触发器 边沿 JK 触发器12.当集成维持阻塞 D 型触发器的异步置 0 端 时，则触发器的次态（ ） 。R与 CP 和 D 有关 与 CP 和 D 无关只与 CP 有关 只与 D 有关三、应用题 1. 触发器电路的逻辑符号如图所示，输入波形如图所示，其
5、中 FF1 是由与非门构成的基本 RS 触发器，FF2 是由或非门构成的基本 RS 触发器，根据 A、B 输入波形画出 的输出波形。设触发器初态无为 0。,21QAB2. 电路及输入波形如下图所示，其中 是 D 触发器， 是维持-阻塞 D 触发器，根据1F2FCP 和 D 的输入波形画出 和 的输出波形；设触发器的初态均为 0。 （注：触发器 Flip-1Q2Flop,简称 FF）3.电路及输入波形如图 5.16 所示，其中 FF1 是主从 JK 触发器， FF2 是边沿 JK 触发器，根据 CP 和 JK 的输入波形画出 和 的输出波形。设触发器的初态均为 0。1Q24. 电路及输入波形如图 5.17 所示，其中 FF1 维持阻塞 D 触发器，FF2 是边沿 JK 触发器，根据 CP 和 AB 的输入波形画出 和 的输出波形。设触发器的初态均为 0。1Q2
