《《模拟电子技术基础》第三章数电课件》由会员分享,可在线阅读,更多相关《《模拟电子技术基础》第三章数电课件(96页珍藏版)》请在金锄头文库上搜索。
1、第3章 集成逻辑门电路一、逻辑门电路概念二、数字集成电路的分类 1.按集成度SSI MSI LSI VLSI 第3章 集成逻辑门电路一、逻辑门电路概念二、数字集成电路的分74/54AC/ACT2.按制造工艺双极型TTL ECL I2L MOS型PMOS NMOS CMOS400054/74AS54/7454/74H54/74S54/74LS54/74ALS54/74HC/HCT54/74FASTBi-CMOS型74/54AC/ACT2.按制造工艺双极型TTL ECL TTL、CMOS集成逻辑门的基本结构、工作原理和外部特性(包括逻辑功能和外部电气特性)。3.本章内容TTL、CMOS集成逻辑门的
2、基本结构、工作原理和外部特性(包第一节 分立元件门电路结论:F=AB一、二极管“与门”电路二极管为理想的0V 逻辑03V 逻辑13V0ABF12V二极管“与门”电路第一节 分立元件门电路结论:F=AB一、二极管“与门”电路二结论:F=A+B二、二极管“或门”电路二极管“或门”电路3V0ABF二极管为理想的0V 逻辑03V 逻辑1结论:F=A+B二、二极管“或门”电路二极管“或门”电路3V三、“非”门电路(反相器)1.三极管开关特性(1)截止条件:e结反偏,c结反偏(2)饱和条件:e结正偏,c结正偏;在数字电路中,只利用截止区(关态)和饱和区(开态)三、“非”门电路(反相器)1.三极管开关特性(
3、1)截止条件:图3.1.1三极管开关电路图3.1.1三极管开关电路图3.1.2三极管截止和饱和时的等效电路图3.1.2三极管截止和饱和时的等效电路2.三极管反相器(1)工作原理结论:F=A1AF(b)逻辑符号)逻辑符号R1Vcc F (uO)(+12V)VD (+3V)-V BB(-12V)A (u1)iBiCRCDR23.4V0.2V(a)电路)电路图3.1.4三极管反相器电路2.三极管反相器(1)工作原理结论:F=A1AF(b)逻辑符(2)负载能力负载灌电流负载(三极管处于临界饱和且满足ICM要求)拉电流负载若 ICSICM 则若 ICSICM 则(iD=0)最大灌电流的确定:最大拉电流的
4、确定:(2)负载能力负载灌电流负载(三极管处于临界饱和且满足ICM(a)灌电流负载等效图(a)灌电流负载等效图图3.1.5负载等效电路图3.1.5负载等效电路 第二节 TTL门电路一、 典型TTL与非门1.电路结构:输入级、 中间级、 输出级 第二节 TTL门电路一、 典型TTL与非门1.电路结(a)电路AF&B(b)逻辑符号图3.2.1典型TTL与非门(a)电路AF&B(b)逻辑符号图3.2.1典型TTL与非门图3.2.2 T1结构及输入级逻辑等效电路图3.2.2 T1结构及输入级逻辑等效电路2.工作原理:设UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V结论:Y=AB(1
5、) A=B=1, (2) A=0, B=1, Y=0 开态Y=1 关态(3) A=1, B=0, Y=1 关态(4) A=0, B=0, Y=1 关态2.工作原理:设UIH=3.4V UIL=0.2V Uo3.TTL与非门的主要外部特性(1)电压传输特性0 0.5 1.0 1.5 uI/V a bcd e3.02.01.0uO/V UT (a)电压传输特性)电压传输特性uIVccuO&VV+_(b)测试电路)测试电路图3.2.3 TTL与非门电压传输特性3.TTL与非门的主要外部特性(1)电压传输特性0 ab段(截止区): uI0.6V, T1深饱和uB20.7V, uO=3.4Vcd段(转折
6、区): 1.3 VuI1.5V, T2放大饱和, T5 放大饱和阀值电压(开启电压)UT=1.4Vbc段(线性区):0.6 VuI1.3V, T2放大,T5截止结论: UI=0.2V时,T1深饱和ab段(截止区): uI0.6V, T1深饱和uB20de段(饱和区): 1.5VuI , T2 、 T5 饱和 ,结论: UI =3.4V时,T1倒置放大。uO=0.2Vde段(饱和区): 1.5VuI , T2 、 阀值电压: UT=1.4V关门电平、开门电平及噪声容限 主要静态参数:主要静态参数:输出逻辑高电平和低电平标准值 合格值高电平UOH3.4V2.4V0.2V0.4V低电平UOL阀值电压
7、: UT=1.4V关门电平、开门电平及噪2.4UoffUon0.41.00uO/V uI/V3.02.02.52.01.51.00.50.8V2.0V2.4UoffUon0.41.00uO/V uI/V3.02UNHUNL10100.4V0.8VuIuO2.0V2.4V11uOuIG1G2图3.2.4输入端噪声容限示意图UNHUNL10100.4V0.8VuIuO2.0V2.4V(2)输入特性iI/mA O-0.5-1.0-1.5-2.0-1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V 1.4(a)输入特性输入特性(2)输入特性iI/mA O-1.5-1.0 - 0uIVccuO
8、&V+_mAiI(b)测试电路测试电路输入短路电流:IIS=-1.07mA图3.2.5 输入特性曲线输入漏电流:IIH= IB1( 0.01) 约为40 AuIVccuO&V+mAiI(b) 测试电路输入短路电流:I(3)输入负载特性当 uI 1.3V时,T5截止 T2截止或T2导通,但忽略其分流作用,因其处于放大状态。当 uI =1.4V时,T5导通,箝位于1.4V稳定输出高电平,则RI 0.91稳定输出低电平,则 RI 2.5(此时uI =1.4V )(3)输入负载特性当 uI 10ns。3.应用目前I2L电路主要用于制作大规模集成电路的内部逻辑电路(为提高抗干扰能力,接口电路与TTL电平
9、兼容),很少用来制作中、小规模集成电路。2.参数高电平0.7V,低电平0.1V; 一般tpd 第四节 CMOS门电路CMOS门电路的特点:CMOS反相器(串联互补)、CMOS传输门(并联互补)是CMOS集成电路的基本组件。制作工艺简单,集成度高;工作电源允许的变化范围大,功耗低;输入阻抗高,扇出系数大;抗干扰能力强。第四节 CMOS门电路CMOS门电路的特点:CMOS反相器(一、CMOS反相器1.电路结构:NMOS、PMOS管串联互补。 开启电压 分别为UTN、UTP ,为正常工作,要求:VDD UTP + UTN2.工作原理设UTP= -3V,UTN=3V,VDD=10V。(1)UIL=0V
10、 一、CMOS反相器1.电路结构:NMOS、PMOS管串联互补(b)逻辑符号)逻辑符号1AP图3.4.1 CMOS反相器 (b)逻辑符号1AP图3.4.1 CMOS反相器 (2)UIH=VDDT1 、T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。(2)UIH=VDDT1 、T2 构成一种推拉式输出。故输出3.电压传输特性和电流转移特性图图3.4.2 3.4.2 电压传输特性和电压传输特性和电流转移特性电流转移特性uIiDABCDE F(b)电流转移特性)电流转移特性OuIVDDuOUTNABCDE FUTUTPVDDO(a)(a)电压传输特性电压传输特性3.电压传输特性和电流转移
11、特性图3.4.2 电压传输特性和电 静态参数:噪声容限:UOL=0V, UOH=VDD (电压利用率高)在CC4000系列CMOS电路的性能指标中规定:在输出高、低电平的变化不大于10%VDD的条件下,输入信号低,高电平允许的最大变化量。 静态参数:噪声容限:UOL=0V, UNHUNL1010uIuOUOH(min)11uOuIG1G2输入端噪声容限示意图UOL(max)UONUOFFUNHUNL1010uIuOUOH(min)11uOuIG14.加电后,CMOS器件输入端不能悬空输入电位不定(此时输入电位由保护二极管的反向电阻比来决定),从而破坏了电路的正常逻辑关系;由于输入阻抗高,易接受
12、外界噪声干扰,使电路产生误动作;极易使栅极感应静电,造成栅击穿。4.加电后,CMOS器件输入端不能悬空输入电位不定(此时输二、其它类型的CMOS电路两个反相器的负载管并联,驱动管串联。1.CMOS与非门(1)电路结构二、其它类型的CMOS电路两个反相器的负载管并联,驱动管串联&BAP(b)逻辑符号)逻辑符号图图3.4.3 CMOS与非门与非门&BAP(b)逻辑符号图3.4.3 CMOS与非门输出阻抗变化大;A B P RO 0 0 1 RON /2 0 1 1 RON 1 0 1 RON 1 1 0 2RON P=A+B存在的缺点:输入端数目,UOL , UNL。(2)工作原理输出阻抗变化大;
13、A B P RO 0 BA1P111图图3.4.4 带缓冲级的带缓冲级的CMOS与非门与非门BA1P111图3.4.4 带缓冲级的CMOS与非门2.CMOS 或非门(1)电路结构两个反相器的负载管串联,驱动管并联。(2)工作原理输出阻抗变化大;存在的缺点:输入端数目,UOH, UNH。2.CMOS 或非门(1)电路结构两个反相器的负载管串联,驱1BAP(b)逻辑符号)逻辑符号图图3.4.5 CMOS或非门或非门1BAP(b)逻辑符号图3.4.5 CMOS或非门BA1P&11图图3.4.6 带缓冲级的带缓冲级的CMOS或非门或非门BA1P&11图3.4.6 带缓冲级的CMOS或非门例4 写出下图
14、CMOS电路的逻辑表达式。1ABP2VDDENEN1BA逻辑符号逻辑符号P2解:当B=0时,当B=1时,P2 = A;P2 为高阻态。例4 写出下图CMOS电路的逻辑表达式。1ABP2VDD3.CMOS双向传输门(1)电路结构 NMOS、PMOS管并联互补。(2)工作原理c=1时传输,c=0时关断。c=1时;N管导通;P管导通0VDD3.CMOS双向传输门(1)电路结构 NMOS、PMOS管并TGCCCC(b)国标符号(c)曾用符号图图3.4.7 CMOS3.4.7 CMOS双向传输门双向传输门TGCCCC(b)国标符号(c)曾用符号图3.4.7 CMO例5 写出下图CMOS电路的逻辑表达式。解:当B=0时,当B=1时,P4 为高阻态。1ABVDDTGP4P4 = A;ENEN1BA逻辑符号逻辑符号P4例5 写出下图CMOS电路的逻辑表达式。解:当B=0时,当