数字电路与系统设计白静版本ppt第2章

《数字电路与系统设计白静版本ppt第2章》由会员分享，可在线阅读，更多相关《数字电路与系统设计白静版本ppt第2章（223页珍藏版）》请在金锄头文库上搜索。

1、第二章 集成逻辑门电路第二章 集成逻辑门电路2.1 半导体器件的开关特性2.2 简单分立元件逻辑门电路2.3 TTL集成逻辑门电路2.4 CMOS逻辑门电路本章小结习题第二章 集成逻辑门电路 2.1 半导体器件的开关特性半导体器件的开关特性2.1.1 晶体二极管的开关特性晶体二极管的开关特性一个理想开关具有这样的特性：闭合时，开关两端的电压总为0，开关两端点间呈现的电阻也为0；断开时，流过开关的电流总为0，开关两端点间的电阻为无穷大；而且开关的接通或断开动作转换可以在瞬间完成。 实际中，并不存在这样的理想开关。 晶体二极管在近似的开关电路分析中可以当作一个理想开关来分析，但它与理想开关还是有一

2、些区别的。 第二章 集成逻辑门电路1. 二极管稳态开关特性二极管稳态开关特性电路处于相对稳定的状态下晶体管所呈现的开关特性称为稳态开关特性。 二极管的伏安特性曲线如图2.1(b)所示。 描述该特性的方程为(2-1)第二章 集成逻辑门电路图中Vth称为正向开启电压(或称为门限电压、阈值电压)。 一般硅管的Vth为0.60.7 V; 锗管的Vth为0.20.3 V。 当外加正向电压大于Vth时，正向电流随电压的增加按指数规律增加，二极管开始导通。 由于二极管的伏安特性曲线在电压为Vth处已经很陡，在一段范围内，电流有较大变化时，二极管的端电压保持在Vth左右。 因此，把二极管正向电压大于Vth作为

3、二极管导通的条件。 第二章 集成逻辑门电路当外加正向电压小于Vth，或者外加反向电压时，vD很小或小于0，由式(2-1)有，流过二极管的电流iD=IS。 IS称为反向饱和电流，一般硅管的IS为10151010 A;锗管的IS为1010107 A。 IS数值都很小，通常可忽略不计。 此时，二极管相当于一个很大的电阻，可近似认为是开路。 因此，把二极管端电压小于Vth作为二极管截止的条件。 当二极管作为开关使用时，可将其伏安特性折线化，如图2.1(c)所示。 当正向偏置时，二极管导通，压降为Vth值，相当于开关闭合；当反向偏置时，二极管截止，流过的电流为反向饱和电流IS，非常小，相当于开关断开。

4、第二章 集成逻辑门电路图2.1 二极管的伏安特性第二章 集成逻辑门电路由此可得出结论：在稳态情况下，二极管开关特性与理想开关存在一定差异。 主要表现为，二极管开关闭合时，两端仍有电位降落；开关断开时，存在反向电流。 此外，二极管的Vth和IS都与温度有关。 通常温度每升高1，Vth约减小22.5 mV；温度每升高10，反向饱和电流IS约增大一倍。 有时把二极管视为理想的开关，即用一个理想开关来等效，截止时认为开路，导通时认为短路。 等效电路如图所示。 第二章 集成逻辑门电路图2.2 二极管开关等效电路第二章 集成逻辑门电路2. 二极管瞬态开关特性二极管瞬态开关特性 电路处于瞬变状态下晶体管所呈

5、现的开关特性称为瞬态开关特性。 具体地说，就是晶体管在大信号作用下，由导通到截止或者由截止到导通时呈现的开关特性。 理想二极管作开关时，在外加跳变电压作用下，由导通到截止或者由截止到导通都是在瞬间完成，没有过渡过程，如图所示。 第二章 集成逻辑门电路在图所示电路中，二极管D的工作状态由输入电压vI决定。 当vI =VF时，二极管导通，二极管两端的正向电压vD 0，通过二极管的正向电流iD=IF=VF/R；当vI=VR 时，二极管截止, 二极管两端的反向电压vD=VR，通过二极管的反向电流iD0。 事实上，二极管两端的电压vD不能像图中那样发生突变。 图为二极管的瞬态开关特性波形。 第二章 集成

6、逻辑门电路图2.3 理想二极管开关特性第二章 集成逻辑门电路图2.4 二极管瞬态开关特性第二章 集成逻辑门电路二极管是由一个PN结构成的，在稳态vI=VF时正向导通，在外加反向电压vI=VR时，D反向截止，PN结空间电荷区变宽，iD很小。 当tt1时，外加正向电压vI=VF，P区中的空穴向N区扩散，N区中的电子向P区扩散，这样不但使空间电荷区变窄，而且使多子在对方区域存储，建立起一定的少数载流子浓度分布。 此时二极管D稳定工作在导通状态，导通电压为vD0.60.7 V(以硅管为例)，导通电流iD=IF=(VFvD)/R VF/R。 第二章 集成逻辑门电路当t=t1时，外加电压vI由VF下突变为

7、VR，P区存储的电子和N区存储的空穴不会马上消失，在反向电压作用下，P区的电子被拉回N区，N区的空穴被拉回P区，形成反向漂移电流，iD=IR=(vIvD)/RVR/R，使存储电荷不断减少。 在这些存储电荷消失之前，PN结仍处于正向偏置。 从vI负跳变开始至反向电流降到IR所需的时间，称为存储时间ts。 在这段时间内，PN结维持正向偏置，反向电流IR近似不变。 经过ts时间后，反向电流使存储电荷继续消失，空间电荷区逐渐加宽，二极管转为截止状态。 第二章 集成逻辑门电路反向电流由IR减小至反向饱和电流值，这段时间称为下降时间tf。 通常以从IR下降到IR所需时间确定tf。trr= ts+tf 称为

8、反向恢复时间。 在tt2期间，二极管反向截止，vD =VR，iD=IS，空间电荷区很宽。 当t=t2时，外加电压vI由VR突变为VF。 由于二极管两端电压不能突变，电路中产生瞬时大电流(VR+VF)/R，二极管迅速导通，iD由(VR+VF)/R迅速下降到iD=IF=VF/R。 从vI正向跳变到二极管正向导通称为二极管的正向恢复时间，通常用vD的上升时间tr来描述。 与trr相比，正向恢复时间小得多，可忽略不计。 第二章 集成逻辑门电路由以上分析可知，反向恢复时间trr是影响二极管开关速度的主要原因，它是二极管开关特性的重要参数。 由于trr的存在导致开关二极管从导通到截止速度慢，而从截止到导通

9、速度快。 第二章 集成逻辑门电路2.1.2 晶体三极管的开关特性晶体三极管的开关特性 在模拟电子线路中，晶体三极管常常工作在线性放大状态，而在数字电路中，在大幅度脉冲信号工作下，晶体管交替工作于截止区和饱和区，作为开关元件使用。 1. 三极管稳态开关特性三极管稳态开关特性 图为一个NPN单管共射电路。 晶体三极管输出伏安特性曲线如图所示。 第二章 集成逻辑门电路图2.5 基本单管共射电路第二章 集成逻辑门电路图2.6 晶体三极管输出特性曲线和负载线第二章 集成逻辑门电路根据VCC和Rc的值可在输出伏安特性上画一条负载线：当vI0时，管子截止，工作在特性曲线的A点；当ib=60 A 时，若管子的

10、50，则ic=ib3 mA，管子处于临界饱和状态，工作在特性曲线的B点。 通常把处于临界饱和时的基极电流称为饱和基流，记为Ibs，本例Ibs=60 A。 当ib Ibs时，ic几乎不变，管子进入饱和区，此时的集电极电流称为饱和集电极电流，记为Ics。 在图所示电路中，ic的最大值为VCC/Rc，即Ics=VCC/Rc, Ibs=Ics/=VCC/(Rc)。 判断三极管是否进入饱和区，就是看是否ibIbs，大得越多，饱和越深。 S=ib/Ibs称为饱和系数，S越大，饱和深度越深。 第二章 集成逻辑门电路晶体三极管有三个工作状态，现以图为例总结如下：(1) 截止状态。 条件：vIVth(Vth为三

11、极管be结的正向开启电压)，发射结和集电结均为反向偏置，即vbve，vbvc。 特点：ib0，ic0，vOVCC，晶体管相当于开关断开。 (2) 放大状态。 条件：vIVth而小于某一数值(约为1 V),发射结正偏，集电结反偏，即vbve，vbvc。 特点：三极管T有放大能力，ic=ib，ic的大小与VCC、Rc基本上无关。 ib、ic随vI的增加而增加，vO随vI的增加而下降。 当vI有一较小的vI变化时，会引起输出电压vO较大的变化，即vO/vI1。 第二章 集成逻辑门电路(3) 饱和状态。 条件：vI大于某一数值(约为1 V)，发射结和集电结均为正向偏置，即vbve，vbvc。 特点：基

12、极电流足够大，满足ibIbs =(VCCVce(sat)/ (Rc)，此时vO=Vce(sat)0.3 V；ic=(VCCVce(sat)/RcVCC/Rc。 晶体管c、e之间相当于开关闭合(Vce(sat)为c、e间的饱和压降，很小，约为0.3 V)。 表给出了三极管在不同工作区的典型结压降。 第二章 集成逻辑门电路第二章 集成逻辑门电路三极管作为开关管，截止时的等效电路如图所示，由于两个结都处于反偏，所以e、b、c三个电极之间开路。 三极管饱和时，两个结都处于正偏，结间有小的压降，其等效电路如图2.8(a)所示，若忽略结压降，则等效电路可简化为图2.8(b)，三个电极之间如同短路一样。 第

13、二章 集成逻辑门电路图2.7 三极管截止时等效电路第二章 集成逻辑门电路图2.8 三极管饱和时等效电路第二章 集成逻辑门电路2. 三极管瞬态开关特性三极管瞬态开关特性晶体三极管作为开关管运用，其截止和饱和两种工作状态的相互转换不可能在瞬间完成，如同二极管一样，在三极管的开关过程中内部存在电荷的积累和消散的过程，因而需要时间。 在图所示电路中输入脉冲波形vI，其集电极电流ic和输出的波形vO如图所示。 由该图可以看出，与理想瞬态开关特性相比，实际电路的输出波形会发生畸变，边沿变差。 该图给出了几个开关时间参数。 第二章 集成逻辑门电路图2.9 三极管的瞬态开关特性第二章 集成逻辑门电路1) 开关

14、时间当vI从V跳变V时，晶体管不能立即导通，要经历一段延迟时间td和一个上升时间tr，集电结电流ic才能接近于最大值Ics。 延迟时间td：从vI正跳变开始，至集电结电流ic上升到Ics所需要的时间。 上升时间tr：ic从Ics上升到Ics所需要的时间。 开通时间ton：ton=td+tr。 当vI从V跳变V时，晶体管也不能立即截止，要经历一段存储时间ts和一个下降时间tf，ic才逐渐下降到0。 第二章 集成逻辑门电路 存储时间ts：从vI负跳变开始，至集电结电流ic下降到Ics所需要的时间。 下降时间tf：ic 从 Ics下降到Ics所需要的时间。 关断时间toff：toff=ts+tf。

15、第二章 集成逻辑门电路2) 开关时间形成的原因 下面分析晶体三极管由截止状态过渡到饱和状态的过程，即发射结由反偏至正偏过程和集电极电流形成过程。 vI由VV时，由于结电容的存在，发射结不能立即由反偏跳变至正偏，要经历空间电荷区由宽变窄，电荷量由多变少(等效于结电容放电)的过程。 当发射结偏压由V上升到 0.7 V左右，T导通，发射区开始向基区注入电子并扩散至集电结，形成集电极电流，这个过程所需要的时间即为延迟时间td。 第二章 集成逻辑门电路延迟时间td的长短取决于晶体三极管的结构和电路工作条件。 三极管结电容越小， td越短；三极管截止时反偏越大， td越长；正向驱动电流越大， td越短。

16、在延迟时间td后，发射区不断向基区注入电子，并扩散至集电结，形成集电极电流，同时在基区累积。 电子浓度在基区不断增加，ic也逐渐加大。 上升时间tr就是ic从Ics上升到Ics基区内电子电荷累积所需要的时间。 tr的大小也取决于晶体三极管的结构和电路工作条件。 基区宽度w越小，tr也越小；基极驱动电流越大，tr也越短。 第二章 集成逻辑门电路 下面分析晶体三极管由饱和状态过渡到截止状态的过程，即驱散基区多余存储电荷及驱散基区存储电荷的过程。 当vI=+i时，三极管T稳定工作于饱和状态，ibIbs，集电结也正偏，集电区不能收集从发射区注入到基区的全部电子，在基区形成了多余电子积累QBS。vI由V

17、V，多余电子积累QBS和基区存储电荷QB均不能立即消散。 在QBS未消失之前，ic就维持Ics不变，T仍饱和。 在V作用下，随着QBS的减少，饱和深度变浅，QBS全部消失后，基区电子分布回到ic=Ics对应的基区电子浓度，T脱离饱和。 ts就是多余存储电荷QBS消失所需的时间。 第二章 集成逻辑门电路饱和度越深，QBS越多，ts越长；基极反向驱动电流越大， QBS消失越快，ts越短。 QBS 消失后，集电结由正偏转向反偏，基极反向驱动电流ib使基区电子浓度越来越少，ic也逐渐减少。 T由导通变为截止。 ic从Ics减少至Ics所需的时间就是下降时间tf。 反向驱动电流越大，tf越短。由上述分析

18、可以看出，td、tr、ts和tf这四个时间参数都是以集电极电流的变化情况来测定的。 通常td 较小，ts随饱和深度而变化。 当饱和较深时，ts相对于td、tr和tf时间最长，成为影响三极管开关工作速度的主要原因。 ton和toff的时间长短与管子本身特性有关，也与管子的使用情况有关。 正向基极电流ib越大，ton越短，但这又使管子饱和深度加深，toff加长；相反，反向基极电流加大，可使toff缩短。 第二章 集成逻辑门电路2.1.3 MOS管的开关特性管的开关特性前节介绍的晶体管是双极型的，其内部的两种载流子(多子和少子)均参与导电，少子的飘移运动受温度、光照等影响较大，所以其温度特性较差。

19、本节讨论金属-氧化物-半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，简称MOS管)的开关特性。 MOS管是一种单极型半导体器件，其内部只有多子参于导电。 这种器件受外部因素影响较小，因此温度稳定性好，又因为MOS管集成工艺简单，工作速度快，因而广泛用于大规模和超大规模集成电路中。 第二章 集成逻辑门电路1. MOS管的分类管的分类 MOS管有三个电极：源极S、漏极D和栅极G。 由于漏极电流受栅-源电压的控制，故它是电压控制器件。 MOS管按其沟道可分为P沟道和N沟道两类，按其工作特性每一类又分为增强型和耗尽型两种。 因此

20、MOS管的四种类型为：N沟道增强型、N沟道耗尽型、P沟道增强型、P沟道耗尽型。 若导电沟道是由N型电子形成的，则称为N沟道场效应管或NMOS管；若导电沟道是由P型空穴形成的，则称为P沟道场效应管或PMOS管。 栅-源电压vGS为零时漏极电流也为零的管子，均属于增强型管；栅-源电压vGS为零时漏极电流不为零的管子，均属于耗尽型管。 表列出了四种类型MOS管的特点。第二章 集成逻辑门电路第二章 集成逻辑门电路由于NMOS管沟道中的载流子是电子，其迁移率是空穴载流子迁移率的一倍，工作速度较快，因而NMOS管应用十分广泛。 下面以N沟道增强型MOS管为例进行讨论。 第二章 集成逻辑门电路2. N沟道增

21、强型沟道增强型MOS管的结构及工作原理管的结构及工作原理N沟道增强型MOS管的结构如图所示。 它以一块低掺杂的P型硅片为衬底，利用扩散工艺制作两个高掺杂的N+区，并引出两个电极，分别为源极S和漏极D，在半导体上制作一层SiO2绝缘层，再在SiO2上制作一层金属铝，引出栅极G。 G、S和G、D之间均被SiO2绝缘层隔离，因此也叫绝缘栅型场效应管。 通常将衬底和源极接在一起使用。 这样，栅极和衬底各相对于一个极板，中间是绝缘层，形成电容。 第二章 集成逻辑门电路图2.10 N沟道增强型MOS管第二章 集成逻辑门电路当栅-源电压vGS变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大

22、小。 工作原理：当G、S间不加电压时，D、S间是两只背对的PN结，不存在导电沟道；当vDS=0，且vGS0时，由于SiO2的存在，栅极电流为零。 但栅极金属层将聚集正电荷，排斥P型衬底靠近SiO2一侧的空穴，使之剩下不能移动的负离子，形成耗尽层。 另一方面将衬底的自由电子吸引到耗尽层与绝缘层之间，形成D、S之间的导电沟道。 vGS越大，导电沟道越厚，导电沟道电阻越小。 这时，若在D、S间加正向电压vDS，则产生漏-源电流iDS。 第二章 集成逻辑门电路使增强型NMOS管导电沟道刚刚形成的栅-源电压称为阈值电压(或开启电压) ，记为VGS(th)N。 对于耗尽型MOS管，其阈值电压为夹断电压，记

23、为VGS(off)N。 当vGSVGS(th)N，管子截止，iDS=0；当vGSVGS(th)N，产生iDS，随着vGS增加，沟道越宽，导电沟道的电阻越小。 第二章 集成逻辑门电路3. MOS管的输出特性管的输出特性图是N沟道增强型MOS管输出特性曲线。 输出特性曲线表示在一定栅-源电压vGS下，漏-源电流iDS和漏-源电压vDS之间的关系。 第二章 集成逻辑门电路图2.11 N沟道增强型MOS管输出特性曲线第二章 集成逻辑门电路从图中可见，它有三个工作区：截止区、非饱和区和饱和区。 (1) 截止区条件：vGSVGS(th)N。 特点：D-S极之间还没有形成导电沟道，iDS= 0，这时，D-S

24、间的内阻Roff可达109 以上, 管子截止。 (2) 非饱和区(或称可变电阻区，图中虚线左边的区域)。条件：vGSVGS(th)N，vDSvGSVGS(th)N。 特点：当vGS一定时，iDS与vDS之比近似地等于一个常数，iDS基本随着vDS线性上升，类似于线性电阻的性质，其等效导通电阻Ron的大小和vGS的数值有关，vGS越大，曲线越陡，相应的等效导通电阻Ron越小。 第二章 集成逻辑门电路MOS管工作在非饱和区时的电流方程为(2-2)MOS管导通电阻Ron为漏源电压vDS与漏源电流iDS的比值，即(2-3)当vDS趋于0时，MOS管导通电阻Ron和vGS的关系为(2-4)式(2-4)表

25、明，在vGS远大于VGS(th)N的情况下，Ron近似地与vGS成反比。 为了得到较小的导通电阻，vGS的取值应尽可能大。 第二章 集成逻辑门电路(3) 饱和区(或称恒流区，图中虚线右边的区域)。条件：vGSVGS(th)N，vDSvGSVGS(th)N。 特点：iDS在达到某一数值时，几乎不随vDS的增加而变化，其大小基本上由vGS决定，进入恒流区，管子饱和。 图中的虚线是满足vDS= vGSVGS(th)N的临界点连接而成的，它作为饱和区和非饱和区的分界线。 MOS管工作在饱和时的电流方程为iDS=kN(vGSVGS(th)N)2(2-5) 可以看出，在vGS 远大于VGS(th)N的情况

26、下，iDS近似地与v2GS成正比。 第二章 集成逻辑门电路4. 转移特性和跨导转移特性和跨导MOS管的转移特性是指，在漏源电压vDS一定时，栅源电压vGS和漏源电流iDS之间的关系，转移特性曲线如图所示。 在恒流区中不同的vDS值对转移特性的影响不大。当vGSVGS(th)N时，iDS=0，只有当vGSVGS(th)N时，在vDS作用下才形成iDS电流。 vGS和iDS之间的关系，通常用跨导gm这个参数表示，即(2-6)第二章 集成逻辑门电路图2.12 N沟道MOS管转移特性曲线第二章 集成逻辑门电路它表明了vGS对 iDS的控制能力。 gm与沟道宽度和长度有关。 沟道宽度越宽、长度越短，gm

27、数值越大，控制能力越强。 对式(2-2)求偏导，得到在非饱和区时的跨导 gm非饱和=2kNvDS (2-7) 对式(2-5)求偏导，得到在饱和区时的跨导 gm饱和=2kN(vGSVGS(th)N) (2-8)由式(2-4)和式(2-8)可以得到(2-9)第二章 集成逻辑门电路5. 输入电阻和输入电容输入电阻和输入电容MOS管的输入阻抗指栅极到源极(或漏极)的电阻，由于有SiO2绝缘层的阻隔，输入电阻实质上就是介质SiO2层的绝缘电阻。 若SiO2的厚度在0.15 m左右，绝缘电阻可达1012 以上，这样MOS管作为静态负载对前级几乎没有什么影响。 MOS管的栅极、源极之间有很小的寄生电容，称为

28、输入电容CI, 虽然很小(几皮法或更小), 但由于输入阻抗极高，漏电流很小，所以可在输入端的栅极电容上暂时存储信息。 另外，由于输入阻抗极高，很少的电量便可能感应出很强的电场，造成氧化层击穿，所以没有良好保护的MOS器件比较容易因静电而损坏。 第二章 集成逻辑门电路6. MOS管的开关等效电路管的开关等效电路MOS管也可作为开关管。 MOS管截止时vGSVGS(th)N、iDS=0，D-S间的截止内阻Roff非常大，只要外接负载电阻RD远远小于Roff，MOS管就如同一个断开了的开关；当MOS管导通时vGSVGS(th)N，MOS管就如同一个具有内阻Ron的闭合了的开关。 在数字电路中，MOS

29、管导通时一般都工作在可变电阻区。 可变电阻区的导通电阻Ron很小，只有几百欧姆，有时可忽略不计。 其截止和导通时的等效电路如图所示。 图中CI表示栅极的输入电容。 第二章 集成逻辑门电路图2.13 MOS管作为开关管的等效电路第二章 集成逻辑门电路2.2 简单分立元件逻辑门电路简单分立元件逻辑门电路2.2.1 二极管门电路二极管门电路1. 二极管与门二极管与门 图是由二极管和电阻构成的最简单的两输入与门电路，图中A、B是输入信号，F为输出信号。设电源VCC = +5 V，A、B输入端的高、低电平分别为VIH = +3 V和VIL = 0 V。 开关二极管D1、D2的正向导通压降为0.7 V。

30、由图可知：(1) A、B均为低电平0 V时，二极管D1、D2均为正向偏置而导通，使输出端F的电平钳制在0.7 V。 第二章 集成逻辑门电路图2.14 二极管构成的两输入与门电路及符号第二章 集成逻辑门电路(2) A、B中有一个是低电平0 V(假设为B端)时，由于该低电平输入端所连接的二极管(如D2)两端的电位差较大而抢先导通，使输出端F的电平也钳制在0.7 V。 另一只二极管(如D1)因反向偏置而截止。 (3) A、B同时为高电平3 V时，二极管D1、D2均正向偏置而导通，而输出端 F 的电平为3 V+0.7 V=3.7 V。 综上，表给出了图电路的输入和输出逻辑电平表。 若规定3 V以上为高

31、电平，用逻辑1表示；0.7 V以下为低电平，用逻辑0表示，则可将表改写成表的真值表。 显然，F和A、B为与逻辑关系，即F=AB。 图电路是一个与门。 第二章 集成逻辑门电路第二章 集成逻辑门电路2. 二极管或门二极管或门图也是由二极管和电阻构成的最简单的两输入或门电路，图中A、B是输入信号，F为输出信号。 图2.15 二极管构成的两输入或门电路及符号第二章 集成逻辑门电路设A、B输入端的高、低电平分别为VIH = +3 V和VIL=0 V。 开关二极管D1、D2的正向导通压降为0.7 V。 由图可知：(1) A、B均为高电平3 V时，二极管D1、D2均为正向偏置而导通，使输出端F的电平为3 V

32、0.7 V =2.3 V。 (2) A、B中有一个是高电平3 V(假设为B端)时，该高电平输入端所连接的二极管(如D2)必先导通，使F端的电平也钳制在2.3 V。 另一只二极管(如D1)则因反向偏置而截止。 (3) A、B同时为低电平0 V时，二极管D1、D2均处于截止状态，输出F的电平为0 V。 综上，表给出了图电路的输入和输出逻辑电平表。 第二章 集成逻辑门电路若规定2.3 V以上为高电平，用逻辑1表示；0 V以下为低电平，用逻辑0表示，则可将表改写成表的真值表。 显然，F和A、B为或逻辑关系，即F=A+B。 图电路是一个或门。 第二章 集成逻辑门电路第二章 集成逻辑门电路2.2.2 三极

33、管门电路三极管门电路1. 三极管反相器三极管反相器 图是由三极管和电阻构成的反相器(非门)电路，图中A是输入信号，F为输出信号。 节介绍过它的工作原理。 合理地选择Rb和Rc的值，可保证在输入A为+5 V时，晶体三极管T饱和，输出F的电平为0.3 V(c、e间的饱和压降)；当输入A为0.3 V时，T截止，输出F的电平为+5 V。 从而得出该电路输入和输出逻辑电平，见表。 若用逻辑1表示5 V电平，用逻辑0表示0.3 V，则可改写成表的真值表。 显然，F和A为逻辑非关系，即第二章 集成逻辑门电路图2.16 三极管反相器及逻辑符号第二章 集成逻辑门电路第二章 集成逻辑门电路在实际应用中，为保证在输

34、入低电平时三极管可靠截止，典型的三极管反向器常在输入端接入负压，如图2.17(a)所示。 电阻R1、R2和负电源VBB构成偏置电路，三极管的工作状态由输入电压vI和偏置电路决定。 基极电阻R1上并接的电容C是一个加速电容，它可以改善晶体三极管的瞬态开关特性。 第二章 集成逻辑门电路图2.17 晶体三极管反相器第二章 集成逻辑门电路当vI为低电平VL时，三极管T应可靠工作于截止状态，b、e之间相当于开路，vO=VCC =VH，图2.17(b)为T截止时，反相器基极回路的等效电路；当 vI为高电平VH时，T应可靠工作于饱和状态，b、e之间相当于闭合(有发射结饱和压降Vbes)，vO=Vbes=VL

35、，图2.17(c)为T饱和时，反相器基极回路的等效电路。 当vI=VL时，为保证T可靠截止，要求Vbe0，由图2.17(b)可知，基极电压Vbe为第二章 集成逻辑门电路由上式可见，加大VBB，或者增大R1、减小R2，对截止有利。 当vI=VH时，T饱和，由图2.17(c)得而临界饱和基流为其中，Vces为饱和压降。 根据饱和条件，要求ibIbs，以硅管为例，即可得第二章 集成逻辑门电路由上式可见，减小R1，增大R2，对可靠饱和有利。 由于三极管可靠饱和、可靠截止对R1、R2的要求相反，所以选择R1、R2时应兼顾两方面的要求。 第二章 集成逻辑门电路2. MOS管非门管非门图是由MOS管和电阻构

36、成的非门电路，图中A是输入信号，F为输出信号。 设电源VDD=+10 V，A输入端的高、低电平分别为VIH=+10 V和VIL=0 V。 MOS管T的开启电压VGS(th)N为2 V。 (1) 当输入A为0 V时，即G、S两端电压vGS=0 V，小于开启电压VGS(th)N，MOS管截止，iDS=0，D-S间的截止内阻Roff非常大，只要负载电阻RD远远小于Roff，输出F的电平就约为10 V(电源电压VDD)。 (2) 当输入A为10 V时，即vGS=10 V，大于VGS(th)N，T导通，且工作在可变电阻区，其D-S间的导通电阻Ron很小，输出F的电平约为0 V。 第二章 集成逻辑门电路图

37、2.18 MOS管基本开关电路第二章 集成逻辑门电路输入和输出逻辑电平表如表所示。 若用逻辑1表示10 V电平，用逻辑0表示0 V, 则得到其真值表，见表。 显然，F和A为逻辑非关系，即。 第二章 集成逻辑门电路2.3 TTL集成逻辑门电路集成逻辑门电路TTL类型电路的输入端和输出端均为三极管结构，所以称为晶体管-晶体管逻辑(Transistor-Transistor Logic)电路，简称TTL电路，它是一种应用非常广泛的双极型电路。 国际上TTL电路有四个系列：54/74标准通用系列；54H/74H高速系列；54S/74S 肖特基系列；54LS/74LS 低功耗肖特基系列。 54系列和74

38、系列的主要区别在于工作环境温度范围的不同和电源允许的变化范围不同。 第二章 集成逻辑门电路2.3.1 TTL与非门的电路结构和工作原理与非门的电路结构和工作原理1. 电路结构电路结构 图2.19(a)是典型的TTL(54/74系列)与非门电路，图(b)是其逻辑符号。 它在结构上可分为输入级、中间级和输出级三个部分。 第二章 集成逻辑门电路图2.19 54/74系列与非门第二章 集成逻辑门电路(1) 输入级。 电路的输入级由多发射极晶体管T1和电阻R1构成。 T1管的等效结构图如图所示，它可以看做是由多个(图中有三个)独立的发射极、而基极和集电极分别并联在一起的三极管。 输入逻辑变量A、B、C接

39、在T1的发射极上，只要A、B、C有低电平时，T1就饱和，集电极c的电压为低；当A、B、C全为高电平时，T1截止，集电极c的电压为高，即输入变量A、B、C通过T1的发射结实现了“与”逻辑功能。 第二章 集成逻辑门电路图2.20 多发射极晶体管T1的结构第二章 集成逻辑门电路另外，输入端的二极管为钳位二极管，其作用既可以抑制输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时，T1的发射极电流过大，从而起到保护多发射极晶体管T1的作用。 这个二极管允许通过的最大电流约为20 mA。 (2) 中间级。 电路的中间级是由T2和电阻R2、R3组成的一个电压分相器，它在T2的发射极与集电极上分别得到两

40、个相位相反的电压，以驱动输出级T3、D4和T4轮流导通。 故中间级又称为倒相级。 第二章 集成逻辑门电路(3) 输出级。 电路中T3、D4、T4和R4构成的输出级，常称为推拉式(push-pull)电路或图腾柱(totem-pole)输出电路，这种结构的输出电路负载能力较强。 中间级和输出级共同实现“非”运算功能。 第二章 集成逻辑门电路2. 工作原理工作原理1) 输入信号至少有一个为低电平的情况当输入信号A、B、C中有一个或几个为低电平(设VIL= 0.3 V)时，多发射极晶体管T1的基极和接低电平的发射极间正向导通(设导通压降为0.7 V)，T1的基极电位约为vb1=0.3 V +0.7

41、V=1 V, 这个电位不足以让T2和T4导通(至少需要vb1=vbc1+vbe2+vbe4=0.7 V+0.7 V=2.1 V 才能使T2和T4导通)。 由于T2截止，VCC经R2驱动T3和D4，使之处于导通状态。 因此输出电压vO为 第二章 集成逻辑门电路由于基流ib3很小，可忽略不计，则即输出F为高电平，此时常称电路处在关态。 电路处于关态，由于T4截止，当该门电路接入负载后，有电流从VCC经R4流入每个负载，这种电流称为拉电流(或称拉流)。 第二章 集成逻辑门电路2) 输入信号全为高电平的情况当输入信号A、B、C全部为高电平(设VIH =3.6 V)时，T1的几个发射结均处于反向偏置，电

42、源VCC经电阻R1能提供足够的电流使T1集电结、T2和T4的发射结导通，并使T2和T4处于饱和状态。 设每一个PN结的导通压降均为0.7 V，则T1的基极电位被钳定在vb1=vbc1+vbe2+vbe4=0.7 V+0.7 V=2.1 V，这时T1的集电极电位为1.4 V，因此T1的发射结处于反向偏置，集电结处于正向偏置，这种状态称为“倒置”工作状态。 T2处于饱和导通状态，它的集电结电位约为vc2= vces2+vbe40.3 V+0.7 V=1 V，它不能驱动T3和D4，所以T3和D4处于截止状态。 由于T4饱和，因此输出电压vO为vO=VOL=Vces40.3 V第二章 集成逻辑门电路即

43、输出F为低电平，此时常称电路处在开态。 电路处于开态，由于T4饱和，当该门电路接入负载后，有电流经负载灌入，这种电流称为灌电流(或称灌流)。 如果用逻辑“1”表示高电平(+3.6 V)，用逻辑“0”表示低电平(+0.3 V)，根据前面的分析可知，当输入变量A、B、C有0(0.3 V)时，输出F=1(3.6 V)；当输入变量A，B，C全部为1(3.6 V)时，输出F=0(0.3 V)。 由此可见，电路实现了三变量A、B、C的与非逻辑，它是一个三输入与非门。 图中各晶体管工作情况见表所示。 第二章 集成逻辑门电路第二章 集成逻辑门电路3. 推拉输出电路的作用推拉输出电路的作用推拉输出因T3和T4你

44、通我止，你止我通而得名。 当电路处于关态时，由于T4截止，而T3、D4均导通，电路呈现低阻抗输出；当电路处于开态时，T4处于饱和状态，输出电阻也很低。 这样输出高、低电平时，T3和T4将交替工作，从而减低了功耗，提高了每个管子的承受能力。 又由于电路无论是开态还是关态，管子导通电阻都很小，使得转变速度很快。 因此推拉式输出级既可有效地降低输出级的静态功耗，提高电路的负载能力，又可提高开关速度。第二章 集成逻辑门电路2.3.2 TTL与非门主要外部特性与非门主要外部特性为了更好地使用TTL电路， 非常有必要了解其外部特性和参数。 TTL的主要外部特性有电压传输特性、输入特性、输出特性以及动态特性

45、等。 1. 电压传输特性电压传输特性电压传输特性是指输出电压vO跟随输入电压vI变化而变化的曲线。 图给出了TTL与非门的传输特性曲线。 第二章 集成逻辑门电路图2.21 电压传输特性第二章 集成逻辑门电路由图可见，该特性曲线分为AB、BC、CD和DE四段。 (1) AB段(也称为截止区)：对应vI0.6 V，T1正向饱和导通，vces10.1 V，T1基极电压vb1=vI+vbe10.6 V+0.7 V=1.3 V，T2基极电压vb2=vI+vces10.7 V，T2和T4处于截止，T3和D4导通，电路处于稳定的关态，输出高电平为vO=VOH=3.6 V。 (2) BC段(也称线性区)：对应

46、vI1.3 V，1.3 Vvb12.0 V，T1仍正向饱和导通，0.7 Vvc11.4 V，T2导通，但T4仍截止。 随着输入电压vI的上升，输出电压vO将近似线性下降。 第二章 集成逻辑门电路(3) CD段(也称转折区)：对应vI1.3 V，T4开始导通。 当vI增加时，输出电压急剧下降，T3和D4趋向截止，T4趋向饱和，电路状态由关态转换为开态。 (4) DE段(也称饱和区)：随着vI增加，T1进入倒置工作状态，T3、D4进入截止，T4进入饱和，电路进入稳定的开态，输出低电平近似为vO=VOL=0.3 V。 由电压传输特性曲线可得到如下几个TTL与非门的主要特性参数:(1) 输出高电平VO

47、H和输出低电平VOL。 电压传输特性曲线上截止区所对应的输出电平为输出高电平VOH，饱和区对应的输出电压为输出低电平VOL。 一般VOH =3.6 V，VOL=0.3 V。 第二章 集成逻辑门电路(2) 阈值电压Vth(或称开启电压、门槛电压)。电压传输特性上转折区中点对应的输入电压为TTL门的阈值电压Vth，一般Vth1.4 V。 可以将Vth看成与非门导通(输出低电平)和截止(输出高电平)的分界线。 (3) 开门电平Von和关门电平Voff。在保证输出电平为额定高电平(3 V)的90%(2.7 V)的条件下, 允许输入低电平的最大值，称为关门电平Voff(或记为VILmax)，即只有当输入

48、低电平VILVoff 时，才保证输出是高电平。 通常，Voff1 V，一般产品要求Voff0.8 V。 第二章 集成逻辑门电路在保证输出电平为额定低电平(0.35 V)的条件下，允许输入高电平的最小值，称为开门电平Von(或记为VIHmin)。 即只有当输入高电平VIH Von 时，才保证输出为低电平。 通常，Von =1.4 V，一般产品规定Von1.8 V。 (4) 噪声容限。 实际应用中，由于外界干扰、电源波动等原因，可能使输入电平偏离规定值。 为了保证电路稳定地工作在关态或开态，输入电平允许波动的范围称为噪声容限。 在保证输出高电平(电路处于稳定的关态)的前提下，允许叠加在输入低电平V

49、IL上的最大噪声电压(正向干扰) 称为低电平噪声容限VNL，即输入低电平VIL加上低电平噪声容限VNL不应超过关门电平Voff。 因此允许的低电平噪声容限为VNL=VoffVIL第二章 集成逻辑门电路在保证输出低电平(电路处于稳定的开态)的前提下，允许叠加在输入高电平VIH上的最大噪声电压(负向干扰) 称为高电平噪声容限VNH，即输入高电平VIH加上高电平噪声容限VNH不应低于开门电平Von。 因此允许的高电平噪声容限为VNH=VIHVon 由此可见，Voff越大，Von越小(或两者越接近)，噪声容限越大，抗干扰能力越强。 另外，环境温度和电源电压对电压传输特性也会有影响。 随着温度的升高，输

50、出高电平和输出低电平都会升高，阈值电压Vth降低。 电源电压的变化主要影响输出高电平，对输出低电平影响不大。 第二章 集成逻辑门电路2. 输入特性输入特性 输入特性是指输入电流随输入电压变化而变化的关系，即iI=f(vI)的函数曲线。典型的输入特性曲线如图所示(假定输入电流iI以流出输入端为正方向，反之为负)。 (1) AB段：vI0.6 V，T2和T4截止，T1深饱和，故(2-10)当0.6 VvI1.3 V，T2导通，T4仍截止，T1集电结分流很小，可近似认为iI曲线斜率不变。 第二章 集成逻辑门电路图2.22 输入特性曲线第二章 集成逻辑门电路(2) BC段：1.3 VvI1.5 V，T

51、4开始导通，vb1被钳定在2.1 V，T1工作于倒置状态。 输入电流由正方向急剧转为反方向，约为10 A。 之后，随着vI继续上升，iI还会有微小增加。 TTL与非门输入特性受外界温度和电源电压的影响。 温度变化主要影响转折段(BC段)，温度升高，则Vth减小，导致转折区左移。 电源电压升高会使iI增加。 从输入特性曲线上可得如下两个重要特性参数。 (1) 低电平输入电流IIL(也称输入短路电流IIS)。当输入端一端接地(即vI=0)时，流出输入端的电流称为低电平输入电流IIL，典型值约为1.5 mA。 由式(2-10)得 第二章 集成逻辑门电路若逻辑门电路由前级TTL门驱动，则IIL是流入前

52、级门的灌流负载，IIL太大，会使前级门输出低电平抬高。 对于一个TTL与非门，IIL的大小和门的输入端个数无关。 将多个输入端并接后总的低电平输入电流和每个输入端单独接低电平时的输入电流是一样的。 在图中，n个两输入的TTL与非门并联，其总的低电平输入电流为nIIL，n等于负载门的个数，而不是输入端的数目。 (2) 输入漏电流IIH(即高电平输入电流)。 当输入端接高电平时，流入门电路内部的反向漏电流即为输入漏电流IIH。 其电流值很小，约为10 A。 TTL与非门输入漏电流示意图如图所示。 第二章 集成逻辑门电路图2.23 TTL与非门输入端并联时的总低电平输入电流第二章 集成逻辑门电路图2

53、.24 输入漏电流第二章 集成逻辑门电路当输入端如图2.24(a)全部接高电平时，电路处于开态，T1倒置，集电结正偏，发射结反偏，相当于反向运用的晶体管，设其电流放大系数为i，基极电流为Ib1，则IIH=iIb1。当输入端如图2.24(b)接有高电平，也接有低电平时，电路处于关态，T1深饱和，集电极电流Ic10。 设A输入端接低电平VIL，B输入端接高电平VIH，此时T1基极被钳定在VIL+0.7 V。 A(VIL)端PN结正偏，B(VIH)端PN结反偏，A端、基极和B端构成一个NPN寄生晶体管，设其电流放大系数为j，此时通过B端的电流jIb1，称为交叉电流。 另外，接高电平的B端、基极和T1

54、集电极构成反向运用的NPN晶体管，因而流过B端的电流也有漏电流iIb1。 因此，在接高电平的输入端的总漏电流为IIH=(i+j)Ib1。 第二章 集成逻辑门电路图2.25 TTL与非门输入端并联时的总高电平输入电流第二章 集成逻辑门电路若逻辑门由前级TTL门驱动，则IIH是流出前级门的拉流负载。 漏电流太大，会造成前级输出高电平下降。 对于一个TTL与非门，输入漏电流IIH的大小和与非门的输入端个数有关，IIH为一个发射极反偏时的漏流，若一个门电路有多个输入端，则总漏流为多个输入端漏流总和。 如图中，n个两输入的TTL与非门并联，其总的高电平输入电流为2nIIH，和负载门个数、每个门输入端数目

55、均有关。 第二章 集成逻辑门电路3. 输入负载特性输入负载特性 TTL与非门输入端若经过一个电阻Ri接地，如图2.26(a)、(b)所示，则VCC在R1和Ri上进行分压，于是Ri上产生分压而形成输入电压vI。 vI和Ri的关系称为输入负载特性，如图2.26(c)所示。 (1) 当Ri较小时，iI在Ri产生的压降vI较小，Ri逐步增大时，vI也随着增大，即第二章 集成逻辑门电路图2.26 输入端经Ri接地第二章 集成逻辑门电路当Ri上的压降vI Voff 时，T1饱和，电路稳定工作在关态，接输入电阻Ri的一端可以当作输入低电平，这时Ri的允许数值为即这里，Roff是保证TTL与非门输出为高电平所

56、允许的输入电阻Ri的最大值，称为关门电阻。 RiRoff，相当于该输入端接低电平，电路稳定输出高电平。 第二章 集成逻辑门电路(2) 当Ri上的压降vIVon时，T1倒置，其基极电位被钳在2.1 V，因此vI被钳位在1.4 V，即使Ri增大，vI也不再增大。 电路稳定工作在开态，此时接输入电阻Ri的一端可以当作输入高电平。 这时Ri的允许数值为vI=iIRiVon即第二章 集成逻辑门电路这里，Ron是保证TTL与非门输出为低电平所允许的输入电阻Ri的最小值，称为开门电阻。 RiRon，相当于该输入端接高电平，电路稳定输出低电平。 由此可推出，当TTL门电路的一个输入端悬空，即相当于外接一个无穷

57、大的电阻，此输入端相当于输入逻辑“1”。 在使用TTL门电路时，如果输入信号比输入端数少，就会有多余输入端。 通常，多余端不宜开路，以免拾取干扰信号。 一般是将多余输入端接高电平，或者与有用的信号端并接，如图所示。 第二章 集成逻辑门电路图2.27 多余输入端的处理第二章 集成逻辑门电路4. 输出特性输出特性 TTL门电路输出端接入负载时，其输出电压vO随输出电流iO变化的关系曲线称为TTL门电路的输出特性(设输出电流流入电路为正方向，反之为负)。 与非门输出有高、低两种电平，因此有两种输出特性。 (1) 高电平输出特性。 TTL与非门输出高电平，即电路处于关态时，图2.19 中的T4截止，T

58、3和D4导通，电流通过T3 、D4流向负载RL，通常称此电流为拉电流负载，用IOH表示。 输出端的等效电路如图2.28(a)所示。 T3工作在射极输出状态，电路的输出电阻很小，约为100 。 输出拉电流IOH增加时，输出高电平VOH减小。 图2.28(b)为输出高电平时的输出特性曲线。 门电路正常工作时，拉流IOH应不大于关态允许的最大拉流IOHmax值。 第二章 集成逻辑门电路图2.28 TTL与非门高电平输出特性第二章 集成逻辑门电路(2) 低电平输出特性。 TTL与非门输出低电平，即电路处于开态时，T4深饱和，T3和D4截止，负载电流从T4的集电极灌入，通常称此电流为灌入电流负载，用IO

59、L表示。 输出端的等效电路可以画成如图2.29(a)所示形式，灌电流IOL增加时，T4饱和程度减轻，输出低电平VOL略有增高，如图2.29(b)中的OA段，输出电阻为1020 。 灌流足够大(约达到40 mA)时，T4将退出饱和而使VOL提高较大(AB段)，VOL偏离低电平。 第二章 集成逻辑门电路图2.29 TTL与非门低电平输出特性第二章 集成逻辑门电路门电路正常工作时，灌流IOL应不大于开态允许的最大灌流IOLmax值。 (3) 扇入系数和扇出系数。 扇入是指输入端的个数。 扇出系数NO是指一个门最多能驱动同类型门的个数。 对于TTL器件而言，其扇出系数是根据一个门输出端能够提供的驱动能

60、力和输入端对电流的需求来进行估算的。 当TTL门的输出端为低电平时，其后级门的输入短路电流IIS是它的灌流负载；当门的输出端为高电平时，其后级门的输入漏电流IIH是它的拉流负载。 因此，NO取IOL max/IIS和IOH max/IIH两者中较小的一个。 一般IIS比IIH大得多，因此按最坏的情况考虑，当测出输出端为低电平时允许灌入的最大负载电流IOL max后，就可求出驱动门的扇出系数NO：第二章 集成逻辑门电路【例【例3-1】 图2.30(a)(d)是TTL逻辑门电路。 已知TTL逻辑门拉电流负载小于5 mA, 灌电流负载小于20 mA，开门电平为1.8 V，关门电平为0.8 V，输入低

61、电平电流为1.4 mA，输入高电平电流为40 A，开门电阻为2 k，关门电阻为800 ，输出高电平为3.6 V，输出低电平为0.3 V，分别判断图(a)(d)是否可以实现，请说明理由。 第二章 集成逻辑门电路图2.30 例3-1图第二章 集成逻辑门电路解：解：(a) 输入电阻Ri=200 ，而Roff=800 ，RiRoff，故相当于该输入端接低电平， ，不能实现。 (b) 要实现，接1.5 V电压的输入端应相当于接逻辑“1”。 而开门电平Von=1.8 V, 只有当输入电平大于Von 时，才保证该输入端接高电平，1.5 V1.8 V，所以不能实现。 (c) 与非门输出低电平时，有电流从电源经

62、负载电阻灌入，该电流不应超过已给出的灌电流负载值20 mA，即(VCCVOL)/R=(3.6-0.3)/1000=3.3 mA5 mA，故不能实现。 【例【例3-2】 如图所示电路，已知TTL与非门的拉电流IOH为1 mA，灌电流IOL为20 mA，输出高电平VOH=3.6 V，输出低电平VOL=0.3 V，Rc = 1 k，电源VCC=10 V，三极管T的放大倍数=40，vbe = 0.7 V，要实现，vO= ,试确定Rb的取值范围。 解：解：图中TTL与非门输出端通过Rb接一个三极管构成的反相器，要保证电路正常工作，该电路要求TTL与非门既能推动后级的反相器正常工作，又要保证与非门本身输出

63、的电流不超出正常负载能力。 第二章 集成逻辑门电路图2.31 例3-2电路第二章 集成逻辑门电路当与非门输出低电平，P=0时，三极管T截止，vO=1。 没有负载电流灌入与非门的输出端，这时Rb的取值不受约束。 当与非门输出高电平，P=1时，这时要求流过Rb的电流ib既要使三极管T进入饱和实现反相，又要满足与非门流出的电流小于拉电流IOH，即IbsibIOH故Rb的取值范围为2.9 kRb11.6 k。 第二章 集成逻辑门电路5. 动态特性动态特性(1) 传输延时。 一个门的传输延时(propagation delay)tPd是指其输出波形相对于输入波形的延时。 这是由于晶体管的导通和截止过程都

64、需要一定的时间，使得输出信号的变化滞后于输入信号。 图给出了一个非门的输入和输出波形。 从图中可以看出，输出与输入之间存在的延时有导通延时tPHL和截止延时tPLH两种。 导通延时tPHL是指输出电压由高电平跳变为低电平的传输延迟时间。 截止延时tPLH是指输出电压由低电平跳变为高电平的传输延迟时间。 第二章 集成逻辑门电路图2.32 延迟时间第二章 集成逻辑门电路tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的，其数值可通过实验来测定。 这些参数可以从产品手册上查到。 平均传输延时tPd(简称传输延时)为tPHL和tPLH的平均值：传输延时是衡量门电路速度

65、的重要指标，晶体管的开关时间越长，门的工作速度越低。通常，TTL门的tPd在340 ns之间。 (2) 电源特性。 平均功耗。电路处于稳定开态时的空载功耗称为空载导通功耗PL。 此时，图中的T1集电极、T2 、T4导通，主要电流有流过R1和R2的电流，即开态时电源供给的总电流为第二章 集成逻辑门电路空载导通功耗为PL=ICCLVCC典型数值约为16 mW。 电路处于稳定关态时的空载功耗称为空载截止功耗PH。 此时，T1深饱和、T2 、T4截止，T3、D4导通，若忽略T3基极电流，电源供给的总电流主要是流过R1的T1基极电流，即关态时电源供给的总电流为空载截止功耗为PH=ICCHVCC第二章 集

66、成逻辑门电路典型数值约为5 mW。 平均功耗为 动态尖峰电流。 TTL与非门在输入信号动态情况下，电源提供的电流iCC的波形如图所示。 第二章 集成逻辑门电路图2.33 TTL与非门电源动态尖峰电流第二章 集成逻辑门电路TTL与非门处于稳定开态，输出低电平时，其稳态电源电流ICCL约为3.4 mA；处于稳定关态，输出高电平时，其稳态电源电流ICCH约为1 mA。 当输入电压由高电平变为低电平，电路由开态转向关态时，图中会出现T1、T2、T3、D4、T4同时导通的瞬间情形，此时，电阻R1、R2、R4上均有电流流过，电源电流出现瞬时最大值，即动态尖峰电流ICCM为 典型数值约为32 mA。 若输入

67、信号的周期为T，动态尖峰电流ICCM在一个周期内的平均值为第二章 集成逻辑门电路电源电流总的平均值为由于动态尖峰电流的存在，使得电源功耗增加。 而且从上式中不难看出，信号的工作频率越高，门电路的传输延时越长，电流平均值增加的越多。 第二章 集成逻辑门电路2.3.3 TTL其他类型门电路其他类型门电路 除了上面介绍的与非门外，常见的TTL集成门电路还有非门、或非门、与或非门、异或门、集电极开路(OC)门、三态输出门等。 尽管它们的逻辑功能不同，但它们的输入和输出级电路与典型的TTL与非门类似，因此前面介绍的与非门的输入、输出等特性对这些门同样适用。 第二章 集成逻辑门电路1. TTL或非门或非门

68、图2.34(a)是典型的TTL或非门电路，(b)是其逻辑符号。 T1和T1的射极作为输入，两个基极并接，构成输入级；T2和T2的两个集电极并接，两个射极并接，构成中间级；T3、D和T4构成推拉式输出级。 第二章 集成逻辑门电路图2.34 TTL或非门电路第二章 集成逻辑门电路当A、B都是低电平(0 V)时，T1和T1的基极被钳定在0.7 V左右，T2和T2同时截止，T4截止而T3和D导通，从而使输出F成为高电平。 当A、B中有一个是高电平(假设A为高)时，T1的基极被钳定在2.1 V左右，T2和T4同时导通，而T3和D截止，从而使输出F成为低电平。 如果B为高电平，T2和T4同时导通，而T3和

69、D截止，则F也是低电平。 因此，该电路实现的是或非逻辑功能，即 。 可见，或非门中的或逻辑关系是通过将T2和T2两个三极管的e、c端分别并接来实现的。 由于TTL或非门的输入端和输出端电路结构与TTL与非门相似，所以其输入和输出特性也基本一样。 第二章 集成逻辑门电路对于一个TTL或非门，将输入端并联以后，总的低电平输入电流等于每个输入端单独接低电平时的输入电流乘以并联输入端的数目。 在图中，n个两输入的TTL或非门并联，其总的低电平输入电流为2nIIL，总的高电平输入电流也为2nIIH，n为负载门的个数。 或非门的高、低输入电流和负载门个数、每个门输入端数目均有关。 第二章 集成逻辑门电路图

70、2.35 TTL或非门输入端并联时的总输入电流第二章 集成逻辑门电路对于TTL门，常见的有以下几种典型结构。根据已学知识不难看出：图2.36(a)的逻辑关系为F=A；图2.36(b)的逻辑关系为F=AB；图2.36(c)的逻辑关系为 ，F2=A；图2.36(d)的逻辑关系为，F2=A+B。 第二章 集成逻辑门电路图2.36 TTL门电路常见的典型结构第二章 集成逻辑门电路2. TTL异或门异或门图2.37(a)是典型的TTL异或门电路，(b)是其逻辑符号。 图中T1是多发射极晶体管，在其集电极的输出实现与逻辑功能，即m=AB；T2 、T3和T4 、T5 构成的电路与图2.34 中T1、T1及T

71、2、T2构成的电路一样，在T4 、T5集电极的输出实现或非的功能，即 ; 同样，在T6 、T7集电极的输出也实现或非功能，；T8、D和T9构成推拉式输出。 因此，电路的输出F为所以该电路实现的是异或逻辑，为一异或逻辑门。 第二章 集成逻辑门电路图2.37 TTL异或门电路第二章 集成逻辑门电路3. 集电极开路的集电极开路的TTL与非门与非门前面讨论的各类门电路的输出均为推拉式结构，具有输出阻抗低，负载能力强的优点，但使用时有一定的局限性。 这种输出结构的门电路是不能将两个门的输出端直接并接的。 如图所示的连接中，如果F1 输出高电平(关态)，F2输出低电平(开态)，由于推拉式输出级不论门电路处

72、于开态还是关态，都呈现低阻抗，因而必然有一个很大的负载电流流过两个输出级，这个电流的数值远远超过了正常工作电流，可能使门电路损坏。 因此图这种接法是不允许的。 第二章 集成逻辑门电路图2.38 推拉式输出直接相连接的情况第二章 集成逻辑门电路集电极开路的门电路又称OC(Open Collector)门，图所示为集电极开路与非门的电路图和逻辑符号。 它是将TTL与非门输出级的T3、D4及电阻R4去掉，保持T4管集电极开路而得到的。 由于T4管集电极开路，使用时必须外接限流电阻RL至正电源VCC。 只要电阻RL和电源VCC的数值选择恰当，就能保证输出的高、低电平符合要求，输出三极管T4的负载电流又

73、不过大。 第二章 集成逻辑门电路图2.39 集电极开路的与非门电路和逻辑符号第二章 集成逻辑门电路OC门允许输出端直接并接在一起，如图所示。 由图可知，由于F1和F2两条输出线连接在一起，因而当F1和F2有一个或两个都是低电平时，F为低电平，只有当F1和F2同时为高电平时，F才为高电平。 即F和F1、F2之间是与逻辑关系，F=F1F2。 这种两个逻辑门输出端直接相连，可以实现两输出相与的功能，称为线与。 OC门具有线与功能。 又因为所以将两个OC与非门线与连接可以得到与或非的逻辑功能。 同样，将n个OC与非门的输出端并接，其输出为第二章 集成逻辑门电路图2.40 OC门输出并接逻辑图第二章 集

74、成逻辑门电路【例【例3-3】 用OC门实现异或逻辑。 解：解：将异或逻辑变换成相与的形式：画出相应的逻辑图如图所示。 设n个OC门线与，后面带m个TTL负载门，m为m个负载门高电平输入端的总数，则外接电阻RL的取值范围为第二章 集成逻辑门电路图2.41 例3-3逻辑图第二章 集成逻辑门电路4. 三态门三态门 普通TTL门的输出只有两种状态逻辑 0和逻辑 1，这两种状态都是低阻输出。 三态(Three State)逻辑输出门简称三态门或TS门，它除了输出0、1两个状态外，还有第三个状态：输出高阻态，这时输出端相当于悬空。 三态门是在普通门电路的基础上，增加控制端和控制电路而构成的。 图2.42

75、所示为三态TTL与非门的电路和逻辑符号。 第二章 集成逻辑门电路图2.42 三态TTL与非门电路及逻辑符号第二章 集成逻辑门电路在图2.42(a)中，当三态使能端(或控制端)EN=1时，P点为高电位，二极管D截止，此时电路的输出为,可见该电路仍然为一个TTL与非门，不受EN端的影响。 当EN=0时，P点为低电位，二极管D导通，T3的基极电位被钳在1 V左右，T3、D4处于截止状态；同时，P作为多发射极三极管T1的一个输入，低电位也使T2、T4处于截止状态。 由于输出级的T3、D4、T4同时截止，因此逻辑门输出呈现高阻状态。 这样，在EN的控制下，输出F有三种可能的输出状态：关态(输出高电平)、

76、开态(输出低电平)和高阻态。 第二章 集成逻辑门电路电路在EN=1时为正常的与非工作状态，称为控制端高电平有效，其逻辑符号如图2.42(b)所示。 如果在图2.42(a)中，EN的控制电路部分去掉一个非门G2，则在EN=0时为正常的与非工作状态，称为控制端低电平有效，其逻辑符号如图2.42(c)所示。 逻辑符号中的倒三角形“”表示逻辑门是三态输出，EN为“使能”限定符，输入端的小圆圈表示低电平有效；没有小圆圈，说明EN是高电平有效。 表为低电平有效的三态门的真值表。 第二章 集成逻辑门电路第二章 集成逻辑门电路三态门的主要用途是在计算机系统总线结构中的应用。 如图所示为三态门构成的总线结构，工

77、作时控制各个门的EN端在任何时刻只能有一个为1，这样就可以把各个门的输出信号轮流传送到公共的传输总线上，因此特别适用于将不同的输入数据分时传送给总线的情况。 三态门还可以实现数据的双向传输。 如图所示，其中门G1和G2为三态反相器，门G1高电平有效，门G2低电平有效。 当EN=1时，G1工作，G2高阻态，数据DO经门G1反相送到数据总线；当EN=0时，G2工作，G1高阻态，数据总线中的DI经门G2反相送出。 第二章 集成逻辑门电路图2.43 用三态门构成总线结构第二章 集成逻辑门电路图2.44 用三态门实现数据双向传输第二章 集成逻辑门电路【例【例3-4】 写出图中电路的输出函数表达式。 解：

78、解：当E=0时，上端三态门工作，下端三态门处于高阻状态，；当E=1时，下端三态门工作，上端三态门处于高阻状态，。 由此可将F的表达式写为第二章 集成逻辑门电路图2.45 例3-4逻辑电路图第二章 集成逻辑门电路2.3.4 TTL改进系列门电路改进系列门电路理想门电路应该工作速度快而且功耗小，但功耗和速度指标是相互制约的。 通常用功耗与传输延时tPd的乘积来综合评价门电路性能的优劣。 若用P表示门电路的功耗(一般是mW级)，用M表示功耗延迟积(power-delay product)(简称pd积或称为品质因数)，则M=P tPd M值越小，品质因数越好，门电路的质量越好。 第二章 集成逻辑门电路

79、前面分析的54/74标准系列TTL与非门的tPd约为10 ns，空载功耗约为10 mW。 为了满足提高工作速度和降低功耗的需要，继54/74系列后又相继研制生产了54H/74H、54S/74S和54LS/74LS等改进系列。 第二章 集成逻辑门电路1. 54H/74H系列系列54H/74H系列又称高速系列，是早期的改进系列。 图是54H/74H系列与非门的典型电路。 与图所示的54/74系列与非门电路相比，该电路采取了两项改进措施。 一是输出级采用了达林顿结构，用T3、T4复合管取代了原来的T3、D4，降低了输出电阻，从而提高了带拉电流负载的能力；二是所有电阻值几乎减小了一半，这样使三极管的开

80、关速度大大提高。 因而54H/74H系列门电路的平均传输延时比54/74系列门电路几乎缩短了一半，达到6 ns左右。 但电阻值的减小又使电路的静态功耗变大，54H/74H系列门电路的电源平均电流约为54/74系列门电路的两倍。 由此可见，CT54H/74H系列门电路工作速度的提高是用增加功耗的代价换取的，电路改进后的pd积并未减少，电路的综合性能未获得改善。 因此目前已较少使用。 第二章 集成逻辑门电路图2.46 CT54H/74H系列与非门第二章 集成逻辑门电路2. 54S/74S系列系列 54/74S系列门又称肖特基TTL门(Schottky TTL门，或简称STTL门)。 前面介绍的54

81、/74系列和54H/74H系列都属于饱和型的逻辑门，即电路中的三极管在导通时几乎都工作在深饱和状态，当三极管由饱和转为截止时，需要消除在晶体管基区的存储电荷，这时产生的传输延迟时间是限制门电路工作速度的主要因素。 如果设法减轻三极管的饱和深度，必然可减少该传输延迟时间，从而提高工作速度。 第二章 集成逻辑门电路因此，在54S/74S系列中引入肖特基抗饱和三极管代替普通三极管，为的是减少饱和深度，提高工作速度；同时采用T6、R3和R6组成的有源网络代替54/74和54H/74H系列中的R3，为T5的基极提供了有源泄放回路。 电路中仍采用了较小的电阻阻值。 图所示为54S/74S系列的典型与非门电

82、路。 图中T4管由于不会进入饱和状态，因此没有采用抗饱和三极管。 第二章 集成逻辑门电路图2.47 CT54S/74S系列与非门第二章 集成逻辑门电路抗饱和三极管等效电路如图所示。 它是由双极型三极管和肖特基势垒二极管(Schottky Barrier Diode，简称SBD)组成。 SBD具有正向压降小0.3 V)、没有电荷存储作用以及开关速度快的特点。 将SBD并接在三极管的b和c电极之间，不影响三极管的截止；而三极管饱和时，SBD也导通，b、c间的正向压降被钳位在0.3 V，同时SBD将三极管的基极过驱动电流分流至集电极，这样可避免三极管进入深饱和状态，大大提高了工作速度。 第二章 集成

83、逻辑门电路图2.48 抗饱和晶体管第二章 集成逻辑门电路另一方面，由于引入了有源泄放回路，T6的存在，不会导致T2导通、T5仍截止的情况，使得电路具有较好的电压传输特性，如图所示，提高了低电平输入时的抗干扰特性。 CT54S/74S系列由于减小了电阻值及采用了抗饱和三极管，因此静态功耗有所增加，但pd积较54/74和54H/74H有所改善。 其次，由于T5脱离了深饱和状态，导致了输出低电平略有升高，最大可达0.5 V左右。 第二章 集成逻辑门电路图2.49 CT54S/74S系列电压传输特性第二章 集成逻辑门电路3. 54LS/74LS系列系列图是74LS系列与非门的典型电路。 其特点一是电路

84、中各电阻的阻值增大，同时，将R5由接地改为接输出端，以减小T3导通时R5上的功耗，使得54LS/74LS系列功耗仅为54/74系列的1/5，54H/74H系列的1/10；二是将多发射极三极管用SBD代替，提高了开关的工作速度。 此外还接入了D3、D4两个SBD。 当输出端由高电平跳变为低电平时，D4经T2的集电极和T5的基极为输出端的负载电容提供了另一条放电回路，既加速了负载电容的放电，又为T5管增加了基极驱动电流，加速了T5 的导通过程。 同时，D3也通过T2的集电极为T4的基极提供了泄放回路，使T4的截止速度加快。 这些都大大缩短了传输延迟时间。 第二章 集成逻辑门电路图2.50 CT54

85、LS/74LS系列第二章 集成逻辑门电路CT54LS/74LS系列在功耗上有较大的减小，但平均延迟时间只比54/74系列略低。 在四种系列的门电路中，54LS/74LS系列的Pd积最小，仅为54/74系列的1/5，54S/74S系列的1/3，因此得到广泛应用。 表给出了以上四种系列TTL门的主要性能的比较。 第二章 集成逻辑门电路第二章 集成逻辑门电路2.4 CMOS逻辑门电路逻辑门电路CMOS逻辑门电路的开关元件是由NMOS管和PMOS管互补连接构成的，故称为互补型MOS(Complementary MOS ，简称CMOS)电路。 这种电路具有功耗低、抗干扰能力强等优点，是目前应用最广泛的集

86、成电路之一，尤其在大规模集成电路方面已经远远超过了TTL电路。 第二章 集成逻辑门电路2.4.1 CMOS反相器工作原理反相器工作原理CMOS反相器电路结构是CMOS门电路的基本结构形式，如图2.51(a)所示。 它由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。 图中P沟道管TP作为负载管，N沟道管TN作为输入管(或驱动管)。 两只管子的栅极并接在一起，作为反相器的输入端，漏极串接起来作为输出端，P管的源极接电源VDD，N管的源极接地。 N管开启电压VGS(th)N为正值，P管的开启电压VGS(th)P为负值(即栅极电压低于源极电压)。 一般情况下N管和P管特性对称，VGS(t

87、h)N= |VGS(th)P|，且TN和TP具有同样的导通内阻Ron和截止内阻Roff。 为使电路能正常工作，要求电源电压满足VDDVGS(th)N+ |VGS(th)P|。 第二章 集成逻辑门电路图2.51 CMOS反相器第二章 集成逻辑门电路工作原理如下：(1) 当vI=0 V，vGSN=0 VVGS(th)N，N管截止，截止时内阻Roff高达1091012 ；vGSP=vIVDD=VDDVGS(th)P, P管导通，导通时内阻Ron很小(小于1 k)，等效电路如图2.51(b)所示，输出电压vO为 (2) 当vI=VDD，vGSN =VDDVGS(th)N，N管导通，内阻Ron极低；vG

88、SP=vIVDD=0 VVGS(th)P，P管截止，等效电路如图2.51(c)所示，输出电压vO为第二章 集成逻辑门电路由以上分析可见，图所示电路实现了反相器的功能。第二章 集成逻辑门电路2.4.2 CMOS反相器主要特性反相器主要特性1. 电压传输特性和电流传输特性电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线和电流传输特性曲线分别如图和图。 这两种曲线均可分为五个工作区。 第二章 集成逻辑门电路图2.52 CMOS反相器电压传输特性第二章 集成逻辑门电路图2.53 CMOS反相器电流传输特性第二章 集成逻辑门电路区：输入电压vI满足0vIVGS(th)N，负载管TP充分导通而输

89、入管TN截止，故vO=VDD, 处于稳定关态；由于TN截止，阻抗很高，流过TN和TP的漏电流iDS几乎为0。 区：VGS(th)NvI1/2VDD，负载管TP和输入管TN都导通，输出电压vO随vI的增加而渐渐地减少，iDS随vI的增加而逐渐地增大。 区(转折区)：输入电压vI在1/2VDD附近，这是一个急剧的变化区，负载管TP和输入管TN都饱和导通，输出电压vO随vI的增加而急剧地减少。 在vI=1/2VDD附近，iDS达到最大值。 第二章 集成逻辑门电路区：1/2VDDvIVDD|VGS(th)P|，负载管TP和输入管TN都导通，输出电压vO随vI的增加而渐渐地减少，iDS随vI的增加也在逐

90、渐地减少。 区：VDD|VGS(th)P|vIVDD，负载管TP截止而输入管TN导通，故vO = 0 V，iDS也几乎为0。 综上分析可知，在区的vI=1/2VDD处，输出电压vO由高电位急剧翻转为低电位，因此CMOS反相器的阈值电压Vth = 1/2VDD。 该区的变化率很大，它更接近于理想的开关特性。 而且只有在区的vI=1/2VDD附近，才会产生一个较大的电流。 其余情况下，电流都极小。 考虑到CMOS电路的这一特点，在使用这类器件时不应使之长期工作在区(即vI在1/2VDD附近)，以免器件因功耗过大而损坏。 第二章 集成逻辑门电路CMOS反相器具有如下特点：(1) 静态功耗极低。 CM

91、OS反相器稳定时，是工作在区和区，这时TN管和TP管不会同时导通，总是有一个管子处于截止状态，流过的电流为极小的漏电流，因而静态功耗极低，仅几十纳瓦。 这是CMOS电路最突出的一大优点。 (2) 抗干扰能力较强。 由于其阈值电平近似为1/2VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。 为了提高CMOS门电路的抗干扰能力，可以通过适当提高VDD的方法来实现。 这在TTL电路中是办不到的。 第二章 集成逻辑门电路(3) 电源利用率高。 VOH =VDD，同时由于Vth随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+

92、3+18 V。 因此，CMOS反相器的输出电压摆幅大，VOH=VDD, VOL=0 V。 (4) 输入阻抗高，一般高达500 M以上，带负载能力强。 第二章 集成逻辑门电路2. 输入特性输入特性由于MOS管栅极和衬底之间的SiO2栅氧化层非常薄，其厚度约为0.1 m，耐压为100200 V，直流电阻高达1012 ，因此若有很少的电荷量，便可能感应出强电场，造成栅氧化层永久性击穿。 为了避免这种情况发生，CMOS输入端都加有保护电路。 如图所示的虚线部分。 图中D1、D2均为双极型二极管，它们是分布式二极管结构，其正向导通压降约为0.7 V，反向击穿电压为30 V，电阻R通常在13 k之间，C1

93、和C2分别表示TP和TN的栅极等效电容。 第二章 集成逻辑门电路图2.54 CMOS输入保护电路第二章 集成逻辑门电路在输入信号电压的正常工作范围内，即0vIVDD下，输入保护二极管均不导通，iI=0, 输入保护电路不起作用。 若二极管的正向导通压降为VD，则vIVDD+VD，输入保护二极管D1导通，将TN和TP的栅极电位vG钳在VDD+VD，保证加到C2上的电压不超过VDD+VD。而当vIVD(0.7 V)时，保护二极管D2导通，将栅极电位钳在VD，保证加到C1上的电压也不超过VDD+VD。在输入端出现瞬时的过冲电压使D1或D2发生击穿的情况下，只要反向击穿电流不大，而且持续时间很短，那么在

94、反向击穿电压消失后D1和D2的PN结仍可恢复工作。 第二章 集成逻辑门电路由于二极管的钳位作用，使得MOS管在正或负尖峰脉冲作用下不易发生损坏。 CMOS反相器加入输入保护电路后的输入特性如图所示。 在VDvIVDD+VD范围内，输入电流iI=0。 当vIVDD+VD或者vIVD时，输入电流iI的绝对值|iI| 随输入电压vI的绝对值|vI|的增大而迅速增大。 第二章 集成逻辑门电路图2.55 CMOS反相器输入特性第二章 集成逻辑门电路3. 输出特性输出特性(1) 低电平输出特性。 当输入vI为高电平时，负载管TP截止，输入管TN导通，等效工作电路如图所示。 这时负载电流IOL从负载电路灌入

95、TN，灌入的电流就是TN管的iDS，输出电平随IOL的增加而提高，特性曲线如图所示。 因为这时的VOL就是vDSN、IOL就是iDSN，所以VOL与IOL的关系曲线实际上就是TN管的漏极输出特性曲线。 由曲线可知，TN的导通内阻(即输出电阻)的大小与vGSN(vI)有关，vI越大，输出电阻越小，反相器带负载能力越强。 第二章 集成逻辑门电路图2.56 输出低电平等效电路第二章 集成逻辑门电路图2.57 输出低电平时输出特性第二章 集成逻辑门电路(2) 高电平输出特性。 当输入vI为低电平时，负载管TP导通，输入管TN截止，等效工作电路如图所示。 这时负载电流IOH是从门电路的输出端流出的拉电流

96、，输出电压VOH=VDDvSDP, 拉电流IOH即为iSDP，根据P沟道管的漏极特性可得到如图所示特性曲线。 图中左边(实线)部分为vSDP与IOH的关系曲线，右边(虚线)部分为VDDvSDP与IOH的关系曲线，即输出特性曲线。 由于MOS管的导通内阻与vGS有关，所以在同样的IOH值下VDD越高，TP导通时vGSP越负，它的导通内阻越小，使得VOH下降越小，带拉电流负载能力就越强。 第二章 集成逻辑门电路图2.58 输出高电平等效电路第二章 集成逻辑门电路图2.59 输出高电平时输出特性第二章 集成逻辑门电路4. 电源特性电源特性CMOS反相器的电源特性包含工作时的静态功耗和动态功耗。 在静

97、态下，TN和TP总有一个处在截止状态，而截止时的漏电流极其微小，所以产生的静态功耗非常小，通常可忽略不计。 实际上，静态功耗主要存在于输入保护二极管和许多寄生二极管的反向漏电流，室温(25)下，静态电流小于1 A。 CMOS反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态功耗比静态功耗大得多。 当CMOS反相器工作在第区时，将产生瞬时大电流，从而产生瞬时导通功耗。 此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。 第二章 集成逻辑门电路2.4.3 CMOS其他类型门电路其他类型门电路1. CMOS与非门、或非门与非门、或非门利用CMOS反相器构成的与非门电路如

98、图所示。 它是由两个并联的P沟道增强型MOS管T2、T4和两个串联的N沟道增强型MOS管T1、T3组成的。 当输入信号A=B=1时，N管T1、T3同时导通，P管T2、T4同时截止，输出低电平，F=0；当A、B中有一个为0时，与之相连的N沟道MOS管截止、P沟道MOS管导通，输出高电平，F=1。 可见该电路实现了与非门的逻辑功能， 。 第二章 集成逻辑门电路图2.60 CMOS与非门第二章 集成逻辑门电路图是CMOS或非门电路。 它由两个并联的N沟道增强型MOS管T1、T3和两个串联的P沟道增强型MOS管T2、T4组成。 在这个电路中，当输入信号A=B=0时，N管T1、T3同时截止，P管T2、T

99、4同时导通，输出高电平，F=1；当A、B中有一个为1时，与之相连的N沟道MOS管导通、P沟道MOS管截止，输出低电平，F=0。 可见该电路实现了或非门的逻辑功能，。 第二章 集成逻辑门电路图2.61 CMOS或非门第二章 集成逻辑门电路图所示的CMOS与非门虽然结构简单，但稍加分析就可发现它存在着严重的缺点。 假定每个MOS管的导通内阻均为Ron，截止内阻Roff，由电路图可知：若A=B=0，T2、T4导通，则RO=Ron2/Ron4若A=0，B=1，T4导通，则RO=Ron4=Ron；若A=1，B=0，T2导通，则RO=Ron2=Ron；若A=B=1，T1、T3导通，则RO=Ron1+Ron

100、3=2Ron。 第二章 集成逻辑门电路可见它的输出电阻RO受输入端状态的影响，输入状态的不同可以使输出电阻相差4倍之多；而且若输入端个数越多，串联的NMOS管数目也越多。 若所有N管导通，输出低电平VOL为各串联N管导通压降之和，VOL随之增高，使得低电平噪声容限降低，这是不利的。 图所示的CMOS或非门电路也存在类似的问题。 为解决这些问题，在实际生产中常常采用带缓冲级结构的电路，即在门电路的每个输入端、输出端各增加一级反相器作为缓冲级。 第二章 集成逻辑门电路输入、输出端加进缓冲级后，电路的逻辑功能也发生了改变，所以图所示的与非门电路是在图所示的或非门基础上得到的。 用类似的方法，在与非门

101、的基础上增加缓冲级得到或非门电路，等效电路如图所示，读者可以自己画出其CMOS门电路结构。 第二章 集成逻辑门电路图2.62 带缓冲级的CMOS与非门第二章 集成逻辑门电路图2.63 带缓冲级的CMOS或非门第二章 集成逻辑门电路这些带缓冲级的门电路可以消除其输出电阻、输出电平等受输入端状态、输入端数目的影响。 分析复杂的CMOS门电路时，可以不必像前面一样逐个分析电路中各MOS管的通断情况，按照下面CMOS门电路的构成规律可以判断电路的功能或设计CMOS门电路： NMOS管和PMOS管成对出现。 若NMOS管串联，则PMOS管并联；若NMOS管并联，则PMOS管串联。 NMOS管相串联为“与

102、”逻辑、相并联为“或”逻辑，NMOS管组和PMOS管组连接点处为“非”逻辑。 第二章 集成逻辑门电路2. CMOS双向传输门双向传输门CMOS双向传输门电路结构和逻辑符号如图所示。 它是由P沟道和N沟道增强型MOS管并联互补组成。 图中NMOS管TN和PMOS管TP是漏极和源极在结构上完全对称的一对互补管，漏、源极可以互换使用。 TN的漏、源极和TP 的源、漏极两两相连，作为传输门的输入或输出端，两个栅极受一对互补的控制信号C和控制，它是一种电压控制通断的门电路。 第二章 集成逻辑门电路图2.64 CMOS传输门及其逻辑符号第二章 集成逻辑门电路假设VGS(th)N=4 V，VGS(th)P=

103、4 V，VDD=10 V。 当C=0 V，=VDD时，若vI=010 V，则vGSN=0 VvI 0，vGSP=10 VvI0，TN管、TP管均截止，输出和输入之间呈现高阻抗(109 )，传输门截止。 当C=VDD，=0 V时，若vI=06 V，则vGSN=VDDvI4 V，TN管导通；若vI=410 V, 则vGSP=0 VvI4 V，TP管导通。 也就是说，vI在0VDD间变化时，TN、TP中总有一个导通，使输出和输入之间呈低阻抗，传输门导通，vI=vO，信号可以通过。 第二章 集成逻辑门电路由于TN、TP管的结构形式是对称的，输入、输出可互换使用，因而CMOS传输门属于双向器件。 传输门

104、的一个重要用途是作模拟开关，它可以用来传输连续变化的模拟电压信号。 模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成，如图所示。当C=1时，开关接通；C=0时，开关断开，因此只要一个控制电压即可工作。 同CMOS传输门一样，模拟开关也是双向器件。 第二章 集成逻辑门电路图2.65 CMOS双向模拟开关第二章 集成逻辑门电路3. CMOS三态门三态门CMOS三态门是在普通CMOS门电路上，增加了控制端和控制电路构成的，图给出了四种三态门的结构形式。图2.66(a)电路是在反相器基础上增加一对P沟道TP和N沟道TN MOS管。 当控制端为1时，TP和TN同时截止，输出呈高阻态；当控制端为

105、0时，TP和TN同时导通，反相器正常工作，F=。 该电路为低电平有效的CMOS三态输出反相器。 图2.66(b)电路是在反相器基础上增加一级CMOS传输门。 当控制端为1时，传输门截止，输出呈高阻态；当控制端为0时，传输门导通，反相器正常工作，F= 。 第二章 集成逻辑门电路图2.66 CMOS三态门第二章 集成逻辑门电路图2.66(c)电路是在反相器基础上增加一个控制门TP和一个或非门。 当控制端为1时，TP截止，或非门输出为0，使TN截止，输出呈高阻态；当控制端为0时，TP导通，或非门输出为，反相器正常工作，F=A。 该电路为低电平有效的CMOS三态输出缓冲器。 图2.66(d)电路是在反

106、相器基础上增加一个控制门TN和一个与非门。 当控制端EN为1时，TN导通，与非门输出为，反相器正常工作，F=A；当控制端EN为0时，TN截止，与非门输出为1，使TP截止，输出呈高阻态。 该电路为EN高电平有效的CMOS三态输出缓冲器。 第二章 集成逻辑门电路CMOS门电路与TTL一样，类型很多，如异或门、与或非门、漏极开路输出门(简称OD门)等，原理同以上分析类似，这里就不再一一详述了。 第二章 集成逻辑门电路2.4.4 CMOS电路的正确使用电路的正确使用使用CMOS器件时应注意以下几个问题。1. 输入电路的静电防护输入电路的静电防护制作CMOS电路时输入端已设置了保护电路，但它所承受的静电

107、电压和脉冲功率有一定的限度，因此在包装、焊接和测试时仍需要防静电，以免电路被击穿而损坏。 为防止由静电造成的损坏，应注意以下几点：(1) 运输时最好使用金属屏蔽层作为包装材料。(2) 组装、调试时，仪器仪表、工作台面及烙铁等均应有良好接地。第二章 集成逻辑门电路(3) 触摸电路前，身体要放电，操作时，服装和手套等应选用无静电的棉质原料制作。(4) 器件插入或拔出插座时，所有电压均需除去。(5) 不使用的多余输入端不能悬空，应根据逻辑要求或接电源VDD(与非门)，或接地(或非门)，或与其他输入端连接，以免拾取脉冲干扰。 第二章 集成逻辑门电路2. 输入端加过流保护输入端加过流保护由于CMOS电路

108、的输入保护电路中钳位二极管电流容量有限，所以必须加过流保护措施以免电路被大电流击穿。 即在有较大电流输入可能时，如在输入端接有低电阻信号源时、在长线接到输入端时、在输入端接有大电容时等，均应在输入端接入限流保护电阻RP。 第二章 集成逻辑门电路3. CMOS器件锁定效应的防护器件锁定效应的防护由于CMOS电路同时使用N沟道和P沟道，在制作上会产生一个问题，即附带地产生了许多NPN型及PNP型寄生三极管。 这些寄生三极管和一些内阻很可能构成一个正反馈电路，使得寄生三极管的导通电流迅速增长，并在电源和地之间构成一个低电阻大电流通路，只有切断电源后才能制止。 这种在CMOS电路中发生寄生三极管正反馈

109、的现象称为锁定效应(Latch up)，或称为可控硅效应(Silicon Controlled Rectifier)。 锁定效应是CMOS电路中的一个特有的问题，发生锁定效应后往往会造成器件的永久性损坏，因此必须采取措施加以预防。 第二章 集成逻辑门电路(1) 在输入端和输出端设置钳位电路，使CMOS电路正常工作时，vI、vO和VDD的数值满足如下规定： VDvIVDD+VD VDvOVDD+VDVDDVDD(BR)其中，VDD为端击穿电压，VD为TN和TP发射结的正向导通压降。 (2) 在电源输入端加去耦电路。(3) 在VDD输入端与电源之间加限流电路，防止VDD端出现瞬态高压。第二章 集成

110、逻辑门电路(4) 在vI输入端与电源之间加限流电阻，使得即使发生锁定效应，也不致于损坏器件。 (5) 如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理，启动时应先接通CMOS电路的电源，再接入信号源或负载电路；关闭时，应先切断信号源和负载电路，再切断CMOS电源。 总之，多电源系统中，CMOS电路的电源先开后关。 表给出了TTL和COMS集成电路的主要性能参数比较。 第二章 集成逻辑门电路表表2.14 TTL和和CMOS集成电路主要性能参数比较集成电路主要性能参数比较第二章 集成逻辑门电路本章小结本章小结晶体二极管、三极管及MOS管是数字电路中的基本开关元件，利用它们的开关特性，可以

111、构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成OC门、三态门、传输门等。 TTL电路的优点是开关速度较高，抗干扰能力及带负载能力都较强，缺点是功耗较大。 CMOS电路具有制造工艺简单、功耗小、输入阻抗高、电源电压范围宽等优点，因此应用越来越广。 第二章 集成逻辑门电路本章主要介绍了晶体管及MOS管的开关特性以及目前应用最广的TTL集成逻辑门及CMOS集成逻辑门电路，重点讨论了它们的外部特性。 外部特性包含两个内容：一是输出与输入之间的逻辑关系，即逻辑功能；二是外部的电气特性，包括电压传输特性、输入特性、输出特性和动态特性等。 本章的重点是对器件外部特性及其有

112、关参数的理解，以达到能正确使用它们的目的。 第二章 集成逻辑门电路思思 考考 题题 1. 晶体二极管导通和截止的条件是什么？各有何特点？和理想开关比较，它的主要缺点是什么？2. 晶体三极管工作在截止区、放大区、饱和区的条件是什么？三个区的工作特点各有何特点？3. N沟道增强型MOS管导通和截止的条件是什么？各有何特点？4. 什么是开启电压VGS(th)？什么是夹断电压VGS(off)？5. 试说明多发射极晶体管的主要作用。 第二章 集成逻辑门电路6. 衡量与非门优劣有哪些主要参数？试说明各参数的定义。 7. TTL与非门输入端并联时总的输入电流和TTL或非门输入端并联时总的输入电流有何不同？8. 能否将两个互补输出结构的CMOS门电路的输出端并联，接成线与结构？