《计算机组成原理第四章》由会员分享，可在线阅读，更多相关《计算机组成原理第四章（95页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 存储器存储器1、存储器概述、存储器概述 外部特性，性能参数，层次结构外部特性，性能参数，层次结构2、静态存储器和动态存储器存储单元构成、静态存储器和动态存储器存储单元构成 一位存储单元及存储阵列，多端口一位存储单元及存储阵列，多端口SRAM，读写时序，读写时序3、半导体、半导体ROM存储器存储器 MROM，PROM，EPROM，EEPROM，FLASH4、存储器芯片构成以及存储器主要技术指标、存储器芯片构成以及存储器主要技术指标5、存储器扩展技术、存储器扩展技术 位、字、字位扩展位、字、字位扩展本讲安排本讲安排本讲将解决的主要问题本讲将解决的主要问题 1、半半导导体体存存储储器器
2、的的分分类类、组组成成及及组组成成部部件件的的作作用用及及工工作作原原理、读理、读/写操作的基本过程。写操作的基本过程。2、SRAM、DRAM芯芯片片的的组组成成特特点点、工工作作过过程程、典典型型芯芯片片的引脚信号、了解的引脚信号、了解DRAM刷新的基本概念。刷新的基本概念。3、半半导导体体存存储储器器的的主主要要技技术术指指标标、芯芯片片的的扩扩充充、CPU与与半半导体存储器间的连接。导体存储器间的连接。在现代计算机中，存储器处于全机中心地位，其原因是：在现代计算机中，存储器处于全机中心地位，其原因是： (1) 当前计算机正在执行的程序和数据（除了暂存于当前计算机正在执行的程序和数据（除了
3、暂存于CPU寄存器的）均存放在存储器中。寄存器的）均存放在存储器中。CPU直接从存储器取指令或直接从存储器取指令或存取数据。存取数据。 (2) 计算机系统中输入输出设备数量增多，数据传送速度加计算机系统中输入输出设备数量增多，数据传送速度加快，因此采用了直接存储器存取（快，因此采用了直接存储器存取（DMA）技术和）技术和I/O通道技术，通道技术，在存储器与输入输出系统之间直接传送数据。在存储器与输入输出系统之间直接传送数据。 (3) 共共享存储器的多处理机的出现，利用存储器存放共享数据，享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的地并实
4、现处理机之间的通信，更加强了存储器作为全机中心的地位。位。 由于中央处理器都是由高速器件组成，不少指令的执行速度由于中央处理器都是由高速器件组成，不少指令的执行速度基本上取决于主存储器的速度。所以，计算机解题能力的提高、基本上取决于主存储器的速度。所以，计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富，无一不与主存储应用范围的日益广泛和系统软件的日益丰富，无一不与主存储器的技术发展密切相关。器的技术发展密切相关。简介简介存储器概述1、存储器：、存储器：是计算机系统中的记忆设备，用来存放程序和数据。是计算机系统中的记忆设备，用来存放程序和数据。2、存储元：、存储元：存储器的最小组成单
5、位，用以存储存储器的最小组成单位，用以存储1位二进制代码。位二进制代码。3、存储单元：、存储单元：是是CPU访问存储器基本单位，由若干个具有相同访问存储器基本单位，由若干个具有相同操作属性的存储元组成。操作属性的存储元组成。4、单元地址：、单元地址：在存储器中用以表识存储单元的唯一编号，在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。通过该编号访问相应的存储单元。5、字存储单元、字存储单元：存放一个字的存储单元，相应的单元地址叫字：存放一个字的存储单元，相应的单元地址叫字地址。地址。6、字节存储单元：、字节存储单元：存放一个字节的存储单元，相应的单元地址存放一个字节的
6、存储单元，相应的单元地址叫字节地址叫字节地址7、按字寻址计算机：、按字寻址计算机：可编址的最小单位是字存储单元的计算机。可编址的最小单位是字存储单元的计算机。8、按字节寻址计算机、按字节寻址计算机：可编址的最小单位是字节的计算机。：可编址的最小单位是字节的计算机。9、存储体：、存储体：存储单元的集合，是存放二进制信息的地方存储单元的集合，是存放二进制信息的地方几个基本概念几个基本概念存储器各个概念之间的关系存储器各个概念之间的关系单元地址单元地址00000001.XXXX存储单元存储单元存储元存储元存储容量存储容量存储体存储体存储器分类存储器分类1. 按存储介质分按存储介质分 半导体存储器半导
7、体存储器磁表面存储器：磁表面存储器：在金属或塑料基体的表面上涂一层磁性材料，在金属或塑料基体的表面上涂一层磁性材料，工作时磁层随载磁体高速运转，用磁头在磁层上进行读工作时磁层随载磁体高速运转，用磁头在磁层上进行读写操作；按其剩磁状态的不同区分写操作；按其剩磁状态的不同区分“0”、“1” 光盘存储器：光盘存储器：用激光在记录介质用激光在记录介质(磁光材料磁光材料)上进行读写，上进行读写，记录密度高、耐性好、可靠性高、可互换性强记录密度高、耐性好、可靠性高、可互换性强2. 按存取方式分按存取方式分 随机存储器随机存储器：任何存储单元的内容都能被随机存取，且存取：任何存储单元的内容都能被随机存取，且
8、存取时间和存储单元的物理位置无关时间和存储单元的物理位置无关 顺序存储器：顺序存储器：只能按某种顺序来存取，存取时间和存储单元只能按某种顺序来存取，存取时间和存储单元的物理位置有关的物理位置有关双极型双极型 TTL：高速：高速MOS：高集成度，制造简单，成本低廉，功耗小：高集成度，制造简单，成本低廉，功耗小易易失失非非易易失失3. 按存储器的读写功能分按存储器的读写功能分 只读存储器（只读存储器（ROM）：存储的内容是固定不变的，只能读出：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。而不能写入的半导体存储器。 通常用来存放固定不变的程序、常数和汉字字库，甚至用于通常用来存放固定不
9、变的程序、常数和汉字字库，甚至用于操作系统的固化。操作系统的固化。 早期采用掩模工艺，把原始信息记录在芯片中，一旦制成就早期采用掩模工艺，把原始信息记录在芯片中，一旦制成就无法改变。无法改变。随机读写存储器（随机读写存储器（RAM）：既能读出又能写入的半导体存储：既能读出又能写入的半导体存储器，分为静态器，分为静态RAM和动态和动态RAM 4. 按信息的可保存性分按信息的可保存性分 非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。5. 按在计算机系统中的作用分
10、按在计算机系统中的作用分 主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、控制存储器控制存储器等。等。 半半导导体体存存储储器器 只读只读 存储器存储器 ROM 随机读写随机读写 存储器存储器RAM 掩模掩模ROM 可编程可编程ROM （ PROM ） 可擦除可擦除ROM （ EPPROM ） 电擦除电擦除ROM （ E2PROM ） 静态静态RAM （ SRAM ） 动态动态RAM （ DRAM ） 半导体存储器半导体存储器磁盘、磁带、光盘磁盘、磁带、光盘 高速缓冲存储器（高速缓冲存储器（Cache）Flash Memory存存储储器器主存储器主存储器掩模掩模ROMPR
11、OMEPROMEEPROMRAMROM静态静态 RAM动态动态 RAM辅助存储器：辅助存储器：存储器层次结构存储器层次结构 容量大，速度快，成本低。容量大，速度快，成本低。 为解决三者之间的矛盾，目前通常采用为解决三者之间的矛盾，目前通常采用多级存储器体系结构多级存储器体系结构， 即使用即使用高速缓冲存储器、主存储器和外存储器高速缓冲存储器、主存储器和外存储器。 对存储器的要求是：对存储器的要求是：寄存器寄存器Cache主存储器主存储器辅助存储器辅助存储器高高低低小小大大快快慢慢速度速度容量容量 价格价格 位位 名称名称 高速缓冲高速缓冲 存储器存储器 主存储器主存储器 外存储器外存储器 简称
12、简称 Cache 主存主存 外存外存用途用途 高速存取指令和数据高速存取指令和数据 存放计算机运行期间的存放计算机运行期间的大量程序和数据大量程序和数据 存放系统程序和大型数据存放系统程序和大型数据文件及数据库文件及数据库特点特点 存取速度快，但存储存取速度快，但存储容量小容量小存取速度较快，存取速度较快， 存存储容量不大储容量不大存储容量大，位成存储容量大，位成本低，速度慢本低，速度慢存储器的用途和特点存储器的用途和特点主存储器的技术指标主存储器的技术指标 存储容量；存取时间（存储器访问时间）、存储周存储容量；存取时间（存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。期和存储器
13、带宽；可靠性；功耗及集成度。 指指 标标存储容量存储容量存取时间存取时间存储周期存储周期存储器带宽存储器带宽含义含义 在一个存储器中可以容纳在一个存储器中可以容纳的存储单元总数的存储单元总数启动到完成一次存储器操作启动到完成一次存储器操作所经历的时间所经历的时间连续启动两次操作所需间连续启动两次操作所需间隔的最小时间隔的最小时间单位时间里存储器所存取单位时间里存储器所存取的信息量的信息量 表表 现现 存储空间的存储空间的大小大小 主存的速度主存的速度 主存的速度主存的速度 数据传输速数据传输速率技术指标率技术指标 单单 位位 字数，字数， 字节数字节数 ns ns 位位/秒，秒， 字节字节/秒
14、秒 可靠性可靠性 主存储器的可靠性通常用平均无故障时间主存储器的可靠性通常用平均无故障时间 MTBF (Mean Time Between Failures)来表征。来表征。MTBF指连指连 续两次故障之间的平均时间间隔。显然，续两次故障之间的平均时间间隔。显然，MTBF越越 长，意味着主存的可靠性越高。长，意味着主存的可靠性越高。 功功耗耗 作作为为目目前前的的主主存存储储器器的的主主体体的的半半导导体体存存储储器器的的功功耗耗包包 括括“维维持持功功耗耗”和和“操操作作功功耗耗”，应应在在保保证证速速度度的的前前提提下下 尽可能地减小功耗，特别是要减小尽可能地减小功耗，特别是要减小“维持功
15、耗维持功耗”。 集集成成度度 所所谓谓集集成成度度是是指指在在一一片片数数平平方方毫毫米米的的芯芯片片上上能能集集成成 多多少少个个存存储储单单元元，每每个个存存储储单单元元存存储储一一个个二二进进制制位位， 所以集成度常表示为所以集成度常表示为位位/片片。 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字 寻址寻址若字长为若字长为 16 位位按按 字字 寻址寻址若字长为若字长为 32 位位字地址字地址字节地址字节地址11109876543210840字节地址字节地址字地址字地址45230142
16、0主存中存储单元地址的分配主存中存储单元地址的分配224 = 16 M8 M4 M芯片容量芯片容量半导体存储芯片简介半导体存储芯片简介1. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K4位位16K1位位8K8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）104141138存储芯片片选线的作用存储芯片片选线的作用用用 16K 1位位 的存储芯片组成的存储芯片组成 64K 8位位 的存储器的存储器 32片片每次读出一个存储字时，只需选中每次读出一个存储字时，只需选中8片片
17、 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A02. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) 线选法线选法00000,00,7007D07D 读读 / 写写选通选通 读读/写控制电路写控制电路 左图是一个左图是一个161字节线选法存储芯字节线选法存储芯片的结构示意图。片的结构示意图。 用一根字选择线用一根字选择线（字线）直接选中（字线）直接选中一个存储单元的各一个
18、存储单元的各位（如一个字节）。位（如一个字节）。 这种方式结构简这种方式结构简单，但是只适用于单，但是只适用于容量不大的存储芯容量不大的存储芯片。片。 如当地址线如当地址线A3A2A1A0为为1111时，时，第第15根字线被选中，根字线被选中，图中最后一行图中最后一行8位代位代码可以直接读出或码可以直接读出或写入。写入。A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法重合法00000000000,031,00,31I/OD0,0读读 1K1位重合法位
19、重合法结构示意图。只要结构示意图。只要用用64根选择线（根选择线（X、Y两个方向各两个方向各32根）根），就可以选择，就可以选择3232矩阵中的任矩阵中的任意一位。意一位。 例如，当地址线为全例如，当地址线为全0时，译码输出时，译码输出X0和和Y0有效，矩阵中有效，矩阵中第第0行、第行、第0列共同选中的那位即被选中，这就是重合法。列共同选中的那位即被选中，这就是重合法。六管基本存储单元电路：六管基本存储单元电路：图中图中T1T4是一个由是一个由MOS管管组成的触发器基本电路，组成的触发器基本电路，T5、T6犹如开关，受犹如开关，受X地址选择信地址选择信号控制，号控制，T1T6共同构成一共同构成
20、一个基本单元电路个基本单元电路。T7、T8受受Y地址选择信号控制，地址选择信号控制，分别与位线分别与位线A和和B相连，它们相连，它们不包含在基本单元电路内，不包含在基本单元电路内，而是芯片内同一列的各个基而是芯片内同一列的各个基本单元电路所共有的。本单元电路所共有的。 组成存储器的基础和核心，存储一位组成存储器的基础和核心，存储一位“0”或或“1”。SRAM存储器存储器1.基本存储元：基本存储元： 假设触发器已存有假设触发器已存有“1”信号，即信号，即B点位低电平。点位低电平。当需要读出时当需要读出时，只要使，只要使X、Y地址选择信号地址选择信号均有效，则均有效，则T5T8导通导通，B点低电平
21、通过点低电平通过T6后，再由位线后，再由位线B通过通过T8作为作为读出放大器的输入信号读出放大器的输入信号，在读信号有效时，在读信号有效时，低电平反相低电平反相，将，将“1”信号读出。信号读出。 SRAM采用触发器原理采用触发器原理，信息读出后仍保持原状态，信息读出后仍保持原状态，不需要再生不需要再生。电源掉电。电源掉电时，原存信息丢失，属于时，原存信息丢失，属于易失性易失性半导体存储器。半导体存储器。 写入时写入时不论触发器原状态不论触发器原状态如何，只要将写入代码送至如何，只要将写入代码送至Din端，在写选择有效时，经端，在写选择有效时，经两个写放大器，使两个写放大器，使两端输出两端输出为
22、相反电平为相反电平。当。当X、Y地址选地址选择择有效时，有效时，使使T5T8导通，导通，通过位线把想写入的信息写通过位线把想写入的信息写到该基本单元电路中。到该基本单元电路中。 如写入如写入“1”，即，即Din=1，经两个写放大器使位线经两个写放大器使位线A为高为高电平，位线电平，位线B为低电平，结果为低电平，结果使使A点为高，点为高，B点为低点为低，写入，写入“1”161 bit SRAM1K bit SRAM2.SRAM存储器的组成存储器的组成 一个一个SRAM存储器由存储器由存储体存储体、读写电路读写电路、地址译码地址译码电路和电路和控制电路控制电路等组成。等组成。 一个基本存储电路只能
23、存储一个二进制位。一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式：存储体又有不同的组织形式： 将各个字的将各个字的同一位同一位组织在一个芯片中；组织在一个芯片中； 将各个字的将各个字的4位位组织在一个芯片中，组织在一个芯片中， 如：如：2114 1K4； 将各个字的将各个字的8位位组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K8； 如图所示：如图所示： 存储体将存储体将4096个字的同一位组织在一个集成片中；个字的同一位组织在一个集成片中； 需需16个片子组成个片子组成
24、409616的存储器；的存储器； 4096通常排列成矩阵形式，如通常排列成矩阵形式，如 6464，由行选、列选线选中，由行选、列选线选中所需的单元。所需的单元。(1) 存储体存储体(2) 地址译码器地址译码器 单译码方式单译码方式适用于小容量存储器中，只有一个译码器。适用于小容量存储器中，只有一个译码器。 双译码方式双译码方式 地址译码器分成两个，可地址译码器分成两个，可有效减少有效减少选择线的数目。选择线的数目。x1x64(3)驱动器驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。方向选择线上的所有存
25、储元电路。(4) I/O电路电路 处于数据总线和被选用的单元之间，控制被选中的单元读处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。出或写入，放大信息。 (5)片选片选 在地址选择时，首先要选片，只有当片选信号有效时，此在地址选择时，首先要选片，只有当片选信号有效时，此片所连的地址线才有效。片所连的地址线才有效。(6)输出驱动电路输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲
26、器。总线上。这就用到三态输出缓冲器。3.SRAM存储器芯片实例存储器芯片实例Intel 211410244 的存储器：的存储器： 4096 个基本存储单元，排成个基本存储单元，排成 6464 (64164) 的矩阵；的矩阵； 需需 10 根地址线寻址；根地址线寻址； X 译码器输出译码器输出 64 根选择线，分别选择根选择线，分别选择 1-64 行；行； Y 译码器输出译码器输出 16 根选择线，分别选择根选择线，分别选择 1-16 列控制各列的位列控制各列的位 线控制门。线控制门。Intel 21141K4 SRAM(64 16 4)4.存储器的读、写周期存储器的读、写周期 在与在与CPU连
27、接时连接时, CPU的控制信号与存储器的读、写周期之的控制信号与存储器的读、写周期之间的配合问题是非常重要的。间的配合问题是非常重要的。读周期读周期: 读周期与读出时间是两个不同的概念。读周期与读出时间是两个不同的概念。读出时间：读出时间： 从给出有效地址到外部数据总线上稳定地出现所读出的数据从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。信息所经历的时间。读周期时间：读周期时间： 则是存储器进行则是存储器进行两次连续读两次连续读操作时所必须间隔的时间，它总操作时所必须间隔的时间，它总是大于或等于读出时间。是大于或等于读出时间。SRAM存储器时序存储器时序tRCtRC 读
28、周期读周期 tA 读出周期读出周期 tCO 片选到数据输出延迟片选到数据输出延迟tCX 片选到输出有效片选到输出有效 tOTD 从断开片选到输出变为三态从断开片选到输出变为三态tOHA 地址改变后的维持时间地址改变后的维持时间地址有效地址有效CS有效有效数据输出数据输出CS复位复位地址撤销地址撤销静态存储器的静态存储器的读周期读周期静态存储器的读静态存储器的读写周期写周期 tWCADD tAWWE tOTWCSDout tDS tDHDin写周期：写周期：地址有效地址有效CS有效有效数据有效数据有效CS复位（数据输入）复位（数据输入）地址撤销地址撤销常用典型的常用典型的SRAM芯片有芯片有61
29、16、6264、62256等。等。SRAM芯片实例芯片实例SRAM 6116 (2K 8)输入输入I/O工作方工作方式式CEWEOEDIDOHXXXHigh-Z非选择非选择LHLHigh-ZDO读读LLHDIHigh-Z写写LLLDIHigh-Z写写LHHXHigh-Z选择选择A 7A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 0 D 1 D 2 GND V CC A 8 A 9 WE OE A 10 CS D 7 D 6 D 5 D 4 D 3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 DRAM
30、存储器存储器1.单管动态存储元单管动态存储元 数据线数据线 行行(字字)选择选择CCDT110T1 靠靠电容存储电荷的原理电容存储电荷的原理存储信息，电容存储信息，电容上的电荷一般只能维持上的电荷一般只能维持12ms，因此即使，因此即使电源不掉电，信息也会自动消失。电源不掉电，信息也会自动消失。 与与SRAM相比集成度更高，功耗更低，相比集成度更高，功耗更低，应用广泛。应用广泛。单管单管DRAM的存储矩阵的存储矩阵读操作读操作 行选择线为高电平，使存储电路中的行选择线为高电平，使存储电路中的T1管导通，于是，使连在管导通，于是，使连在每一列上的刷新放大器读取每一列上的刷新放大器读取电容电容C上
31、的电压值。刷新放大器的灵上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑为逻辑“0”或者逻辑或者逻辑“1”。 列地址（较高位地址）产生列选择信号，有了列选择信号，所列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。选中行上的基本存储电路才受到驱动，从而可以输出信息。 在读出过程中，选中行上的所有基本存储电路中的电容都受到在读出过程中，选中行上的所有基本存储电路中的电容都受到干扰，因此为干扰，因此为破坏性读出破坏性读出。 为了在读出之后，仍能保存
32、所容纳的信息，刷新放大器对这些为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。电容上的电压值读取之后又立即进行重写。写操作写操作 行选择线为行选择线为“1”，T1管处于可导通的状态，如果列选择信管处于可导通的状态，如果列选择信号也为号也为“1”则此基本存储电路被选中，于是由数据输入输则此基本存储电路被选中，于是由数据输入输出线送来的信息通过刷新放大器和出线送来的信息通过刷新放大器和T1管送到电容管送到电容C。 刷新刷新 虽然进行一次读写操作实际上也进行了刷新，但是，由于虽然进行一次读写操作实际上也进行了刷新，但是，由于读写操作本身是随机的，所以，并不
33、能保证所有的读写操作本身是随机的，所以，并不能保证所有的RAM单单元都在元都在2ms中可以通过正常的读写操作来刷新，由此，专门中可以通过正常的读写操作来刷新，由此，专门安排了存储器刷新周期完成对安排了存储器刷新周期完成对动态动态RAM的刷新的刷新。 集成度高，功耗低集成度高，功耗低 具有易失性，必须刷新。具有易失性，必须刷新。 破坏性读出，必须读后重写破坏性读出，必须读后重写 读后重写，刷新均经由刷新放大器进行。读后重写，刷新均经由刷新放大器进行。 刷新时只提供行地址，由各列所拥有的刷新放大器，对选中行刷新时只提供行地址，由各列所拥有的刷新放大器，对选中行全部存储单元实施同时集体读后重写（再生
34、）。全部存储单元实施同时集体读后重写（再生）。DRAM的电气特征：的电气特征：内部结构内部结构Intel2164（64K1）2.DRAM存储芯片实例存储芯片实例NC DIN WEWE RASRAS A 0 A2 A1 GNDGND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 Intel 2164（64K1）引脚引脚 A0A7：地址输入线：地址输入线RAS：行地址选通信号线，兼：行地址选通信号线，兼起片选信号作用（整个读写周起片选信号作用（整个读写周期，期，RAS一直处于有效状态）一直处于有效状态）CAS：
35、列地址选通信号线：列地址选通信号线WE：读写控制信号：读写控制信号 0-写写 1-读读Din：数据输入线：数据输入线Dout：数据输出线：数据输出线DRAM时序时序读周期读周期：行地址有效行地址有效行地址选通行地址选通列地址有效列地址有效列地址选通列地址选通数据输出数据输出行选通、列选通及地址撤销行选通、列选通及地址撤销DRAM时序时序写周期：写周期：行地址有效行地址有效行地址选通行地址选通列地址、数据有效列地址、数据有效列地址选列地址选通通数据输入数据输入行选通、列选通及地址撤销行选通、列选通及地址撤销3.DRAM的刷新的刷新(1) DRAM的刷新的刷新 不管是哪种动态不管是哪种动态RAM，
36、都是利用电容存储电荷的原理来保存信息的，由，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态于电容会逐渐放电，所以，对动态RAM必须不断进行读出和再写入，以使必须不断进行读出和再写入，以使释放的电荷得到补充，也就是进行刷新。释放的电荷得到补充，也就是进行刷新。 动态动态MOS存储器采用存储器采用“读出读出”方式进行刷新，先将原存信息读出，再由方式进行刷新，先将原存信息读出，再由刷新放大器形成原信息并重新写入。刷新放大器形成原信息并重新写入。 刷新是一行行进行的，必须在刷新周期内，由专用的刷新电路来完成对基刷新是一行行进行的，必须在刷新周期内，由专用的刷新电路来完成对基本
37、电路单元的逐行刷新，才能保证本电路单元的逐行刷新，才能保证DRAM的信息不丢失。的信息不丢失。(2) 刷新周期刷新周期 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期，一般为止，这一段时间间隔叫刷新周期，一般为2ms。 (3) 刷新方式刷新方式 常用的刷新方式有三种：集中式、分散式、异步式。常用的刷新方式有三种：集中式、分散式、异步式。 在整个刷新间隔内，前一段时间重复进行存取周期或维持周期，等到需要在整个刷新间隔内，前一段时间重复进行存取周期或维持周期，等到需要进行刷新操作时，便暂停存取
38、或维持周期，而逐行刷新整个存储器，它适用进行刷新操作时，便暂停存取或维持周期，而逐行刷新整个存储器，它适用于高速存储器。于高速存储器。tCtCtCtCtCtCtC 集中式刷新集中式刷新 刷新时间相当于刷新时间相当于128个读周期；个读周期； 设刷新周期为设刷新周期为2ms，存取周期为，存取周期为0.5 s，则刷新周期共有，则刷新周期共有4000个存取周期，其个存取周期，其中中3872个周期（个周期（1936 s）用来读写或维持信息，）用来读写或维持信息，128个周期（个周期（64 s）用来刷新；）用来刷新；当当3871个周期结束，便开始进行个周期结束，便开始进行128个周期（个周期（64 s）
39、的刷新操作。）的刷新操作。 这这64 s时间内不能进行读写操作，称为时间内不能进行读写操作，称为“死区时间死区时间”，又称访存，又称访存“死区死区”，所占比例为所占比例为128/4000100%=3.2%，称为，称为“死时间率死时间率”。例如：对例如：对128 128矩阵存储器刷新：矩阵存储器刷新： 集中式刷新集中式刷新适用于高速存储器，存在不能进行读写操作的死区时间。适用于高速存储器，存在不能进行读写操作的死区时间。 对每行存储单元的刷新分散到每个存取周期内完成。对每行存储单元的刷新分散到每个存取周期内完成。 把机器的一个存取周期把机器的一个存取周期tc分为两段，前半段时间分为两段，前半段时
40、间tm用来读写或维用来读写或维持信息，后半段时间持信息，后半段时间tr用来刷新。用来刷新。 若读写周期为若读写周期为0.5 s，则存取周期为，则存取周期为1 s，仍以，仍以128128矩阵的存矩阵的存储芯片为例，刷新按行进行，每隔储芯片为例，刷新按行进行，每隔128 s就可将存储芯片全部刷新就可将存储芯片全部刷新一遍。这比允许的间隔一遍。这比允许的间隔2ms要短得多，但存取周期长了，整个系统要短得多，但存取周期长了，整个系统速度降低。速度降低。 分散式刷新分散式刷新分散式刷新系统速度降低，但不存在停止读写操作的死时间。分散式刷新系统速度降低，但不存在停止读写操作的死时间。W/RREF W/RR
41、EFW/RREF 异步式刷新异步式刷新 是前两种方式的结合。是前两种方式的结合。既可以缩短既可以缩短“死区时间死区时间”，又充分利用最，又充分利用最大刷新间隔为大刷新间隔为2ms的特点。的特点。例如例如：对存取周期为对存取周期为0.5 s，排列成，排列成128128矩阵的存储芯片矩阵的存储芯片来说，在来说，在2ms中中内把内把128行刷新一遍：行刷新一遍：2000 s 128 15.5 s 即每隔即每隔15.5 s刷新一行，而每行刷新的时间仍为刷新一行，而每行刷新的时间仍为0.5 s，这样刷新一行只停，这样刷新一行只停止一个存取周期。止一个存取周期。对于每行来说，刷新间隔时间仍为对于每行来说，
42、刷新间隔时间仍为2ms，而，而“死区时间死区时间”缩缩短为短为0.5 s。 如果将如果将DRAM的刷新安排在的刷新安排在CPU对指令的译码阶段，由于这个阶段对指令的译码阶段，由于这个阶段CPU不访不访问存储器，所以这种方案既克服了分散刷新需独占问存储器，所以这种方案既克服了分散刷新需独占0.5 s用于刷新，用于刷新，使存取周使存取周期加长且降低系统速度的特点，又不会出现集中刷新的访存期加长且降低系统速度的特点，又不会出现集中刷新的访存“死区死区”时间，从时间，从根本上提高了整机的工作效率。根本上提高了整机的工作效率。 在这种刷新操作中，基本上只用在这种刷新操作中，基本上只用RAS信号来控制刷新
43、，信号来控制刷新，CAS信号不动作。为了确保在一定范围内对所有行都刷新，信号不动作。为了确保在一定范围内对所有行都刷新，使用一使用一种外部计数器。种外部计数器。 2)CAS在在RAS之前的刷新之前的刷新 这种方式是在这种方式是在RAS之前使之前使CAS有效，有效，启动内部刷新计数器启动内部刷新计数器，产，产生需要刷新的行地址，而忽略外部地址线上的信号。目前生需要刷新的行地址，而忽略外部地址线上的信号。目前256K位以上的位以上的DRAM片子通常都具有这种功能。片子通常都具有这种功能。(4) 刷新操作种类刷新操作种类1)只用只用RAS信号的刷新信号的刷新例例: 说明说明1M1位位DRAM片子的刷
44、新方法，刷新周期定为片子的刷新方法，刷新周期定为8ms。 1M位的存储单元排列成位的存储单元排列成512 2048的矩阵（的矩阵（9行行11列）；列）； 选择一行进行刷新，刷新地址为选择一行进行刷新，刷新地址为A0A8，这一行上的这一行上的2048个存储元同时刷新；个存储元同时刷新； 在在8ms内进行内进行512个周期的刷新；个周期的刷新； 刷新方式可采用：刷新方式可采用： 在在8ms中进行中进行512次刷新操作的集中刷新方式；次刷新操作的集中刷新方式； 按按8ms51215.5 s刷新一次的异步刷新方式。刷新一次的异步刷新方式。tCtCtCtCtCtCtC4.存储器控制电路存储器控制电路 D
45、RAM存储器的刷新需要有硬件电路的支持，包括：存储器的刷新需要有硬件电路的支持，包括： 刷新计数器、刷新计数器、 刷新刷新/访存裁决、访存裁决、 刷新控制逻辑刷新控制逻辑等。等。 这些控制线路形成这些控制线路形成DRAM控制器。控制器。 DRAM控制器是控制器是CPU和和DRAM的接口电路，它将的接口电路，它将CPU的信的信号变换成适合号变换成适合DRAM片子的信号。片子的信号。DRAM控制器控制器RASCASWE读读/写写地址总线地址总线地址地址（2）刷新定时器：）刷新定时器：定时电路用来提供刷新请求。定时电路用来提供刷新请求。（3）刷新地址计数器）刷新地址计数器：只用：只用RAS信号的刷新
46、操作，需要提供刷新地址信号的刷新操作，需要提供刷新地址计数器。对于计数器。对于1M位的片子，需位的片子，需512个地址，故刷新计数器个地址，故刷新计数器9位。位。（4）仲裁电路）仲裁电路：对同时产生的来自：对同时产生的来自CPU的访问存储器的请求和来自刷新的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。定时器的刷新请求的优先权进行裁定。（5）定时发生器）定时发生器：提供行地址选通信号：提供行地址选通信号RAS、列地址选通信号、列地址选通信号CAS和写和写信号信号WE。（1）地址多路开关）地址多路开关 读写操作时向读写操作时向DRAM片子分时送出行地址和列地址；片子分时送出行地址和
47、列地址； 刷新时需要提供刷新地址。刷新时需要提供刷新地址。DRAM和和SRAM的比较的比较目前，目前，DRAM的应用比的应用比SRAM要广泛得多，其原因如下：要广泛得多，其原因如下：在同样大小的芯片中，在同样大小的芯片中，DRAM的集成度远高于的集成度远高于SRAM。DRAM的基本单元电的基本单元电路为一个路为一个MOS管，而管，而SRAM的基本单元电路可为的基本单元电路可为46个个MOS管。管。DRAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少。行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少。DRAM的价格比的价格比SRAM便宜。便宜。当采用同一档次的实现技术时，当采
48、用同一档次的实现技术时，DRAM的容量的容量大约是大约是SRAM容量的容量的48倍；倍；SRAM的存取周期比的存取周期比DRAM快快816倍，但是价格倍，但是价格也贵也贵816倍。倍。随着随着DRAM容量不断扩大，速度不断提高，被广泛应用于计算机的主存。容量不断扩大，速度不断提高，被广泛应用于计算机的主存。DRAM也有缺点：也有缺点：由于使用动态元件（电容），速度比由于使用动态元件（电容），速度比SRAM慢。慢。DRAM需要再生，故需配置再生电路，也需要消耗一部分的功率。需要再生，故需配置再生电路，也需要消耗一部分的功率。通常，容量不大的高速缓冲存储器大多用通常，容量不大的高速缓冲存储器大多用
49、SRAM实现。实现。只读存储器只读存储器1.ROM的分类的分类 缺点缺点不能重写不能重写只能一次只能一次性改写性改写只读存储器只读存储器 掩模式掩模式 (ROM)一次编程一次编程(PROM) 多次编程多次编程(EPROM)(EEPRPM)定义定义数据在芯片制造过程数据在芯片制造过程中就确定中就确定 用户可自行改变产品用户可自行改变产品中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射或电擦除原来的数据，或电擦除原来的数据，然后再重新写入新的数然后再重新写入新的数据据优点优点 可靠性和集成度可靠性和集成度高，价格便宜高，价格便宜 可以根据用户需要可以根据用户需要编程编程 可以多次改写可
50、以多次改写ROM中的内容中的内容闪速存储器闪速存储器Flash memory(1) 掩模式掩模式ROM 采用掩模工艺制成，其内容由厂方生产时写入，用户只能读采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。出使用而不能改写。MOS型掩模型掩模ROM，容量为，容量为1K1位：有位：有MOS管的位管的位表示表示存存1，没有，没有MOS管的位管的位表示表示存存0。制成后无法改变原行列交叉制成后无法改变原行列交叉处是否有处是否有MOS管存在，因此管存在，因此用户用户无法改变其原始状态无法改变其原始状态。(2) 可写入（可编程）只读存储器可写入（可编程）只读存储器PROM例：熔丝烧断
51、型例：熔丝烧断型PROM是可以实现一次性编程是可以实现一次性编程的只读存储器。左图是一个由的只读存储器。左图是一个由双极型电路和熔丝构成的基本双极型电路和熔丝构成的基本单元电路。单元电路。在这个电路中，基极由行线控在这个电路中，基极由行线控制，发射极与列线之间形成一制，发射极与列线之间形成一条镍铬合金薄膜制成的熔丝条镍铬合金薄膜制成的熔丝（可用光刻技术实现），集电（可用光刻技术实现），集电极接电源极接电源Vcc。已断熔丝是无法恢复的，因此已断熔丝是无法恢复的，因此PROM只能实现一次编程，不只能实现一次编程，不能再修改能再修改写写“0”时：时： 烧断熔丝烧断熔丝写写“1”时：时： 保留熔丝保留
52、熔丝行线行线X位位线线YVccTXY熔丝熔丝(3)光擦可编程只读存储器光擦可编程只读存储器EPROM 基本存储元电路基本存储元电路N型P+P+ 在漏极加上正电压（如在漏极加上正电压（如25V、50ms宽的正脉冲），就会形成一个浮动栅，宽的正脉冲），就会形成一个浮动栅，阻止源极与漏极之间的导通，使阻止源极与漏极之间的导通，使MOS管处于管处于“0”状态。状态。 若对漏极不加正若对漏极不加正电压，则不能形成浮动栅，电压，则不能形成浮动栅，MOS管正常导通，呈现管正常导通，呈现“1”状态。状态。 一旦用户需要重新改变其状态，可用紫外线照射，驱散浮动栅，再按需要一旦用户需要重新改变其状态，可用紫外线照
53、射，驱散浮动栅，再按需要将不同位置的将不同位置的MOS管漏极重新置于正电压，得到新状态的管漏极重新置于正电压，得到新状态的ROM浮动栅浮动栅N型沟道浮动栅型沟道浮动栅MOS电路：电路：EPROM实例实例(128*16*8)EPROM实例实例 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 Vss VCC A8 A9 VPP CS A10 CE D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 EPROM 2716 2K8引脚引脚 数据输出数据输出读读 输出输出未选中未选中
54、 高阻高阻 功率下降功率下降 高阻高阻 编程编程 CE 低低 无关无关 高高 由低到高脉冲由低到高脉冲 CS 低低 高高无关无关 高高 Vpp +5V +5V +5V+25V Vcc +5V +5V +5V +5V 输入输入引脚引脚操作操作工作模式选择工作模式选择 这类芯片的外引脚除地址线、数据线外，这类芯片的外引脚除地址线、数据线外，还有两个电源引出头还有两个电源引出头Vcc、Vpp。其中。其中Vcc接接+5V；Vpp平时接平时接+5V，当其接，当其接+25V时用来时用来完成编程。完成编程。Vss为地。为地。CS为片选端，为片选端，CE是功率下降是功率下降/编程输入端，在读出时编程输入端，在
55、读出时为低电平；当其为高电平时，可是使为低电平；当其为高电平时，可是使EPROM功耗由功耗由525mW降至降至132mW；当；当需要编程时，此端加宽度为需要编程时，此端加宽度为5055ms、+5V的脉冲。的脉冲。(4) 电擦可编程只读存储器电擦可编程只读存储器EEPROM 若若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。一浮空栅极，即编程写入。 若使若使VG为负电压，强使第一级浮空栅极的电子散失，即擦除。为负电压，强使第一级浮空栅极的电子散失，即擦除。 EEPROM的编程与擦除电流很小，可用普通
56、电源供电，而且擦除可按字的编程与擦除电流很小，可用普通电源供电，而且擦除可按字节进行或按页进行，既可以局部擦除，也可以全部擦除节进行或按页进行，既可以局部擦除，也可以全部擦除 。它的主要它的主要特点是能在特点是能在应用系统中应用系统中在线改写，在线改写，断电后信息断电后信息保存，因此保存，因此目前得到广目前得到广泛应用。泛应用。第一级浮空栅第一级浮空栅第二级浮空栅第二级浮空栅闪速存储器闪速存储器1. 什么是闪速存储器什么是闪速存储器 20世纪世纪80年代，又出现了一种闪速存储器（年代，又出现了一种闪速存储器（Flash Memory），又），又称快擦型存储器，是在称快擦型存储器，是在EPROM
57、和和EEPROM工艺基础上产生的一工艺基础上产生的一种新型的、具有性价比更好、可靠性更高的可擦除非易失性存储种新型的、具有性价比更好、可靠性更高的可擦除非易失性存储器。既有器。既有EPROM价格便宜、集成度高的优点，又有价格便宜、集成度高的优点，又有EEPROM电电可擦除重写的特性，能够整片擦除。可擦除重写的特性，能够整片擦除。 闪速存储器是一种高密度、非易失性的读闪速存储器是一种高密度、非易失性的读/写半导体存储器，它写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。突破了传统的存储器体系，改善了现有存储器的特性。特点：特点：(1)固有的非易失性固有的非易失性(2)(2) 廉
58、价的高密度廉价的高密度(3)(3) 可直接执行可直接执行(4)(4) 擦除、重写速度快擦除、重写速度快(5)(5)存储器访问周期短、功耗存储器访问周期短、功耗低低 擦除方法是在源极加正电压利用第一级浮空栅与源极之间的隧道效应，擦除方法是在源极加正电压利用第一级浮空栅与源极之间的隧道效应，把注入至浮空栅的负电荷吸引到源极。把注入至浮空栅的负电荷吸引到源极。 由于利用源极加正电压擦除，因此各单元的源极连接在一起，这样，由于利用源极加正电压擦除，因此各单元的源极连接在一起，这样，快擦存储器不能按字节擦除，而是全片或分块擦除。快擦存储器不能按字节擦除，而是全片或分块擦除。2. 基本单元电路基本单元电路
59、3. 闪速存储器的工作原理闪速存储器的工作原理电擦除和重新编程能力电擦除和重新编程能力 闪速存储器是在闪速存储器是在EPROM功能基础上增加了电路的电擦除和重功能基础上增加了电路的电擦除和重新编程能力。新编程能力。28F256A引入一个指令寄存器来实现这种功能。引入一个指令寄存器来实现这种功能。 其作用是：其作用是：(1)保证保证TTL电平的控制信号输入；电平的控制信号输入；(2)在擦除和编程过程中稳定供电；在擦除和编程过程中稳定供电；(3)最大限度的与最大限度的与EPROM兼容。兼容。 大容量闪速存储器还可以代替磁盘。例如，在笔记本手掌型大容量闪速存储器还可以代替磁盘。例如，在笔记本手掌型袖
60、珍计算机中大量采用闪速存储器做成固态盘代替磁盘，使计袖珍计算机中大量采用闪速存储器做成固态盘代替磁盘，使计算机平均无故障时间大大延长，功耗更低，体积更小，消除了算机平均无故障时间大大延长，功耗更低，体积更小，消除了机电式磁盘驱动器所造成的数据瓶颈。机电式磁盘驱动器所造成的数据瓶颈。(1) 与与CPU的连接的连接 主要是和主要是和地址总线、控制总线、数据总线地址总线、控制总线、数据总线的连接。的连接。(2) 多个芯片连接多个芯片连接 存储器容量与实际存储器的要求多有不符。存储器容量与实际存储器的要求多有不符。 如前所述存如前所述存储器芯片有不同的组织形式，如储器芯片有不同的组织形式，如1024*
61、1、1024*4、4096*8等；等； 实际使用时，需进行实际使用时，需进行字和位扩展字和位扩展（多个芯片连接），组（多个芯片连接），组成所需要的实际的存储器，如成所需要的实际的存储器，如 1K*8、4K*8 等的存储器。等的存储器。存储器的基本组织A0A12D0D7位扩展法位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致，对片只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。子没有选片要求。 用用8k*1的片子组成的片子组成8k*8的存储器需的存储器需 8 个芯片个芯片 地址线地址线需需 13 根根 数据线数据线 8 根根 控制线控制线 WR接存储器的接存储器的WE
62、2:416K 816K 816K 816K 8字扩展法字扩展法用用16K 8位的芯片组成位的芯片组成64K 8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：片内：14根，选片：根，选片：2根根 数据线数据线 8根根 控制线控制线 WE 最低地址最低地址最高地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最低地址最高地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最低地址最高地址最高地址40007FFF00,0000,0000,000
63、011,1111,1111,111101012最低地址最低地址最高地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明说明总地址总地址片内片内A13 A12 .A1 A0选片选片A15 A14地址地址片号片号地址空间分配表地址空间分配表CPUCPU用用用用1k 1k 4 4 的存储器芯片的存储器芯片的存储器芯片的存储器芯片 2114 2114 组成组成组成组成 2k 2k 8 8 的存储器的存储器的存储器的存储器字位同时扩展法字位同时扩展法D7D0A11A108片片用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存
64、储器8根数据线根数据线12根地址线根地址线WEA8A9A0.CS0CS1CS2CS3片选片选译码译码1K41K41K41K41K41K41K41K4？片？片*ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ例：例：有若干片有若干片1M8位的位的SRAM芯片，采用字扩展方法构成芯片，采用字扩展方法构成4MB存储器，问：存储器，问： (1) 需要多少片需要多少片RAM芯片？芯片？ (2) 该存储器需要多少地址位？该存储器需要多少地址位？ (3) 画出该存储器与画出该
65、存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信号、的接口信号有地址信号、数据信号、控制信号数据信号、控制信号MREQ和和R/W#。 (4) 给出地址译码器的逻辑表达式。给出地址译码器的逻辑表达式。解：解：(1) 需要需要4M/1M = 4片片SRAM芯片；芯片； (2) 需要需要22条地址线条地址线 (3) 译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为： ramsel32-4译译码码ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A
66、 CE1M 8DWE* A CE1M 8DWE* A CE1M 8D例例 设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问： (1) 采用字扩展方法构成采用字扩展方法构成2048KB的存储器需要多少片的存储器需要多少片SRAM芯片？芯片？ (2) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？ (3) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信号、的接口信号有地址信号、数据信号、控制信号数据信号、控制信号MREQ#和和R/W#。解：解：(1) 该存储器需要该存储器需要2048K/256K = 8片片SRAM芯片；芯片；
67、(2) 需要需要21条地址线，因为条地址线，因为221=2048K，其中高，其中高3位用于芯片选择，低位用于芯片选择，低18位作为每个存储器芯片的地址输入。位作为每个存储器芯片的地址输入。 (3) 该存储器与该存储器与CPU连接的结构图如下。连接的结构图如下。 ramsel73-8译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K 8DWE A CE256K 8DWE A CE256K 8DWE A CE256K 8D例例 设有若干片设有若干片256K8位的位的SRAM芯片，
68、问：芯片，问： (1) 如何构成如何构成2048K32位的存储器？位的存储器？ (2) 需要多少片需要多少片RAM芯片？芯片？ (3) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？ (4) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信号、的接口信号有地址信号、数据信号、控制信号数据信号、控制信号MREQ#和和R/W#。解：解：采用字位扩展的方法。需要采用字位扩展的方法。需要32片片SRAM芯片。芯片。 ramsel73-8译码译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD3
69、1D0D31D0D31D0D31D0D31D0WE A CE256Kx84片片WE A CE256Kx84片片WE A CE256Kx84片片WE A CE256Kx84片片存储器例题存储器例题 例例1：(1)CPU的的地址总线地址总线16根根(A15A0，A0为低位为低位)；双向数据总线双向数据总线8根根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有： MREQ，R/W。(2)主存地址空间分配如下：主存地址空间分配如下：(3) 08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成； 819232767为用户程序区；为用户程序区；最后（最大地
70、址）最后（最大地址）2K地址空间为系统程序工作区。地址空间为系统程序工作区。 (3)现有如下存储器芯片：现有如下存储器芯片：(4) EPROM：8K8位（控制端仅有位（控制端仅有CS）；(5) SRAM： 16K1位，位，2K8位，位，4K8位，位，8K8位位。 请从上述芯片中选择适当芯片设计该计算机的主存储器，画请从上述芯片中选择适当芯片设计该计算机的主存储器，画出主存储器逻辑框图。出主存储器逻辑框图。解解： (1) 主存地址空间分布如图所示主存地址空间分布如图所示。16根地址线寻址根地址线寻址 64K0000FFFFH (65535) EPROM：8K8位位 SRAM：16K1位，位，2K
71、8位位 4K8位，位，8K8位位00001FFF20007FFFF800FFFF63488(2) 连接电路连接电路片内寻址：片内寻址： 8K芯片芯片片内片内13根根 A12A0 2K芯片芯片片内片内11根根 A10A0片间寻址：片间寻址： 前前32K A15 A14 A13 0 0 0 0 0 1 0 1 0 0 1 1 最后最后2K 1 1 1 加加 A12A11 1 1 采用并行操作方式采用并行操作方式-双端口存储器双端口存储器(1)芯片技术芯片技术(2) 研究开发高性能芯片技术，如：研究开发高性能芯片技术，如： DRAMFPMDEDO(3) EDRAMCDRAMSDRAMRambusDR
72、AM。高速存储器高速存储器 采用并行主存储器采用并行主存储器,提高提高读出并行性读出并行性 -多模块交叉存储器多模块交叉存储器 主存储器采用更高速的技术来缩短存储器的读出时间主存储器采用更高速的技术来缩短存储器的读出时间-相联存储器相联存储器(2) 结构技术结构技术 由于由于CPU和主存储器在速度上不匹配，限制了高速计算。和主存储器在速度上不匹配，限制了高速计算。 为了使为了使CPU不至因为等待存储器读写操作的完成而无事可做，不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速可以采取一些加速CPU和存储器之间有效传输的特殊措施。和存储器之间有效传输的特殊措施。双端口存储器双端口存储器
73、1.双端口存储器的逻辑结构双端口存储器的逻辑结构双端口存储器双端口存储器 指指同一个存储器具有两组相互独立的读写控制线路，同一个存储器具有两组相互独立的读写控制线路，是一种高速工作的存储器。是一种高速工作的存储器。双读单写端口存储器单元结构双读单写端口存储器单元结构多模块交叉存储器多模块交叉存储器 并行主存系统并行主存系统 大存储器在一个存储周期中读出的不是一个存储单元的大存储器在一个存储周期中读出的不是一个存储单元的w位位信息，而是信息，而是n个字，这样在单位时间里存储器提供的信息量可个字，这样在单位时间里存储器提供的信息量可提高提高n倍，这样组织的主存系统称为并行主存系统。倍，这样组织的主
74、存系统称为并行主存系统。1.并行主存系统并行主存系统w位位 w位位 w位位 M0 M1 Mn-1 2.多模块交叉存储器多模块交叉存储器1）存储器的模块化组织）存储器的模块化组织 一个由若干个模块组成的主存储器是线性编址的。一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中有两种安排方式：这些地址在各模块中有两种安排方式： 顺序方式顺序方式 交叉方式交叉方式顺序方式顺序方式各模块一个各模块一个接一个接一个串行串行工作工作。交叉方式交叉方式 连续地址分连续地址分布在相邻的不布在相邻的不同模块内，同同模块内，同一个模块内的一个模块内的地址都是不连地址都是不连续的。对连续续的。对连续字的成
75、块传送字的成块传送可实现多模块可实现多模块流水式流水式并行并行存存取，大大提高取，大大提高存储器的带宽。存储器的带宽。2）多模块交叉存储器编址方式多模块交叉存储器编址方式 如果在如果在M个模块上交叉编址个模块上交叉编址(M=2k) ，则称为模，则称为模M交叉编址。交叉编址。 设存储器包括设存储器包括M个模块，每个模块的容量为个模块，每个模块的容量为L ，各存储模块，各存储模块进行低位交叉编址，连续的地址分布在相邻的模块中。第进行低位交叉编址，连续的地址分布在相邻的模块中。第i个个模块模块Mi的地址编号应按下式给出：的地址编号应按下式给出： Mj + i 其中，其中，j=0,1,2,L-1 i=
76、0,1,2,M-1 一般模块数一般模块数M取取2的的k次幂，高档微机次幂，高档微机M值可取值可取2或或4，大型计，大型计算机算机M取取16至至32。模块地址模块地址模块模块n-k 位位k位位译码器译码器2k-1.i.0kn-kABDBABDBMiABDBMOAB:地址寄存器地址寄存器DB:数据寄存器数据寄存器 Mi:第第i个存储模块个存储模块图图 3-24 多体交叉编址方式多体交叉编址方式M2k-1模体模体地址编址序列地址编址序列对应二进制地址最低二位对应二进制地址最低二位M 0M 1M 2M 30,4,8,12,.4 j+0,.1,5,9,13,.4 j+1,.2,6,10,14,.4 j+
77、2,.3,7,11,15,.4 j+3,.0 00 11 01 1模四交叉各模块的编址序列模四交叉各模块的编址序列3）多模块交叉存储器存取控制方式多模块交叉存储器存取控制方式多模块交叉存储器可以有两种不同的方式进行访问：多模块交叉存储器可以有两种不同的方式进行访问：(1)一种是所有模块同时启动一次存储周期，相对各的数一种是所有模块同时启动一次存储周期，相对各的数据寄存器并行地读出或写入信息；称为据寄存器并行地读出或写入信息；称为“同时访问同时访问”，同时访问要增加数据总线宽度。，同时访问要增加数据总线宽度。(2)另一种是另一种是M个模块按一定的顺序轮流启动各自的访问个模块按一定的顺序轮流启动各
78、自的访问周期，启动两个相邻模块的最小时间间隔等于单模块周期，启动两个相邻模块的最小时间间隔等于单模块访问周期的访问周期的1/M。称为。称为“交叉访问交叉访问”。单模块访问周期单模块访问周期TM 0M 1M 2M M-10TM2TMM-1MTt交叉访问的存储器工作时间图交叉访问的存储器工作时间图4）多模块交叉存储器的基本结构）多模块交叉存储器的基本结构 每个模块各自以等同的方式与每个模块各自以等同的方式与CPU传送信息。传送信息。 CPU同时访问四个模块，由存储器控制部件控同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。制它们分时使用数据总线进行信息传递。 对每一个模块来
79、说，从对每一个模块来说，从CPU给出访存命令直到给出访存命令直到读出信息仍然使用了一个存取周期时间；读出信息仍然使用了一个存取周期时间； 对对CPU来说，它可以在来说，它可以在 一个存取周期中连续一个存取周期中连续访问访问4个模块；个模块； 各模块的读写过程重叠进行，所以这是一种并各模块的读写过程重叠进行，所以这是一种并行存储器结构。行存储器结构。相联存储器相联存储器 相相联联存存储储器器不不是是按按地地址址访访问问的的存存储储器器，而而是是按按内内容容寻寻址址的的存存储器。储器。1.相联存储器的基本原理相联存储器的基本原理如下表：如下表：职工号职工号姓名姓名出生年月出生年月工资数工资数800
80、540920750610张明张明王芳王芳李平李平赵洪赵洪周进周进1940.21960.11943.31945.21965.920001200150014001000物理地址物理地址 n n+1 n+2 n+3 n+4 相联存储器是指其中任一存储项内容作为地址来存取的存储器。相联存储器是指其中任一存储项内容作为地址来存取的存储器。 选用来寻址存储器的子段叫做选用来寻址存储器的子段叫做关键字，关键字，简称简称“键键”。 这样，存放在相联存储器中的项可以看成具有下列格式：这样，存放在相联存储器中的项可以看成具有下列格式： KEY，DATA 其中其中KEY是是地址地址，DATA是是被读写信息被读写信息
81、。 相联存储器的基本原理是把存储单元所存内容的某一部分作为相联存储器的基本原理是把存储单元所存内容的某一部分作为 检索项检索项(即关键字项即关键字项)，去检索该存储器，并将存储器中与该检，去检索该存储器，并将存储器中与该检 索项符合的存储单元内容进行读出或写入。索项符合的存储单元内容进行读出或写入。相联存储器相联存储器单元结构单元结构01DWEDMQSMK比较结果比较结果存储数据输出存储数据输出屏蔽控制屏蔽控制读写控制读写控制2.相联存储器的组成相联存储器的组成3.相联存储器举例相联存储器举例.0011111000.01.SRRWSR076543218nCRMR.字字iW-1. . 设存储器有
82、设存储器有W个字，字长个字，字长n位。位。 CR位比较寄存器位比较寄存器，字长也为，字长也为n位，存放要比较的数（或要检索位，存放要比较的数（或要检索的内容）。的内容）。 MR为屏蔽寄存器为屏蔽寄存器，与，与CR配合适用，字长也为配合适用，字长也为n位。当按比较位。当按比较数的部分内容进行检索时，相应地把数的部分内容进行检索时，相应地把MR中要比较的位设置成中要比较的位设置成“1”，不要比较的位设置成，不要比较的位设置成“0”。图中表示需要按。图中表示需要按26位的位的内容进行比较，所以内容进行比较，所以 MR的的26位为位为“1”，其余各位均置，其余各位均置“0”。置成。置成“1”的字段称为
83、关键字段。的字段称为关键字段。 SRR为查找结果寄存器为查找结果寄存器，字长为，字长为W位，假如比较结果第位，假如比较结果第i个字个字满足要求，则满足要求，则SRR中的第中的第i位为位为“1”，其余各位均为，其余各位均为“0”，若，若同时有同时有n个字满足要求，则相应地就有个字满足要求，则相应地就有n位为位为“1”。 有的相联存储器还设置有有的相联存储器还设置有字选择寄存器字选择寄存器WSR，用来确定哪些，用来确定哪些字参与检索，若字选择寄存器某位为字参与检索，若字选择寄存器某位为“1”，则表示其对应的，则表示其对应的存储字参与检索；若某位为存储字参与检索；若某位为“0”，则表示其对应的存储字
84、不，则表示其对应的存储字不参与检索。下面举例说明：参与检索。下面举例说明：假如某高校学生入学考试总成绩已存入相联存储器，如图所示。假如某高校学生入学考试总成绩已存入相联存储器，如图所示。要求列出要求列出“总分总分”在在560分和分和600分范围内的考生名单分范围内的考生名单。可以用二次查找完成：可以用二次查找完成：第一次第一次找出找出“总分总分”大于大于559分的考生名单；分的考生名单；第二次第二次从名单中再找出总分小于从名单中再找出总分小于601分的考生；分的考生；因此因此分别将分别将559分和分和601分作为关键字段分作为关键字段内容置于比较寄存器中。内容置于比较寄存器中。 在计算机系统中
85、，在计算机系统中，相联存储器主要用于虚拟存储器中存放分相联存储器主要用于虚拟存储器中存放分段表、页表和快表段表、页表和快表；在高速缓冲存储器中，；在高速缓冲存储器中，相联存储器作为存放相联存储器作为存放cache的行地址之用的行地址之用。这是因为在这两种应用中，都需要。这是因为在这两种应用中，都需要快速查快速查找找。 为了进行检索，为了进行检索，还要求相联存储器能进行各种比较操作（相还要求相联存储器能进行各种比较操作（相等、不等、小于、大于、求最大值和最小值等）等、不等、小于、大于、求最大值和最小值等）。 比较操作是并行进行的，即比较操作是并行进行的，即CR中的关键字段与存储器的所有中的关键字段与存储器的所有W个字的相应字段同时进行比较。这由相联存储器的具体电路个字的相应字段同时进行比较。这由相联存储器的具体电路实现，极大地提高了处理速度。实现，极大地提高了处理速度。
