《门电路和组合逻辑电路教学课件PPT1》由会员分享，可在线阅读，更多相关《门电路和组合逻辑电路教学课件PPT1（67页珍藏版）》请在金锄头文库上搜索。
1、第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路20.1 20.1 数制和脉冲信号数制和脉冲信号数制和脉冲信号数制和脉冲信号20.2 20.2 基本门电路及其组合基本门电路及其组合基本门电路及其组合基本门电路及其组合20.5 20.5 逻辑代数逻辑代数逻辑代数逻辑代数20.6 20.6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合20.7 20.7 加法器加法器加法器加法器20.8 20.8 编码器编码器编码器编码器20.9 20.9 译码器和数字显示译码器和数字显示译码器和数字显示译码器和数字显示1. 1.常用数制：常用数制：常用数制
2、：常用数制：20.1 数制和脉冲信号数制和脉冲信号20.1.1 20.1.1 数制数制数制数制(1)(1)十进制十进制十进制十进制(2)(2)二进制二进制二进制二进制(3)(3)十六进制十六进制十六进制十六进制数码：数码：数码：数码：运算规则：运算规则：运算规则：运算规则：0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9逢逢逢逢1010进进进进1 1，借，借，借，借1 1当当当当1010。数码：数码：数码：数码：运算规则：运算规则：运算规则：运算规则：0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9、A A、B B、C C、D D、E
3、 E、F F逢逢逢逢1010进进进进1 1，借，借，借，借1 1当当当当1010。数码：数码：数码：数码：运算规则：运算规则：运算规则：运算规则：0 0、1 1逢逢逢逢2 2进进进进1 1，借，借，借，借1 1当当当当2 2。3. 3.十进制数转换为任意进制数十进制数转换为任意进制数十进制数转换为任意进制数十进制数转换为任意进制数(1)(1)十进制数十进制数十进制数十进制数二进制数二进制数二进制数二进制数整数部分：整数部分：整数部分：整数部分：除除除除2 2取余，至商为取余，至商为取余，至商为取余，至商为0 0，余数倒，余数倒，余数倒，余数倒排。排。排。排。(2)(2)十进制数十进制数十进制数
4、十进制数十六进制数十六进制数十六进制数十六进制数方法同上，方法同上，方法同上，方法同上，或或或或以二进制数为中介进行转换。以二进制数为中介进行转换。以二进制数为中介进行转换。以二进制数为中介进行转换。即即即即 十进制十进制十进制十进制二进制二进制二进制二进制四四四四位一组进行转换。位一组进行转换。位一组进行转换。位一组进行转换。2. 2. 任意进制数转换为十进制数任意进制数转换为十进制数任意进制数转换为十进制数任意进制数转换为十进制数方法：方法：方法：方法：按权展开。按权展开。按权展开。按权展开。例例例例: (110101): (110101)2 2=( )=( )1010(110101)(1
5、10101)2 2=12=125 5+12+124 4+12+122 2+12+120 0=( 53 )=( 53 )1010小小小小数部分：数部分：数部分：数部分：乘乘乘乘2 2取整，到满足规定的位数。取整，到满足规定的位数。取整，到满足规定的位数。取整，到满足规定的位数。练习：第练习：第练习：第练习：第286286页页页页 20.1.120.1.1例例例例1 1：将十进制数：将十进制数：将十进制数：将十进制数2727转换为二进制数和十六进制数转换为二进制数和十六进制数转换为二进制数和十六进制数转换为二进制数和十六进制数练习：第练习：第练习：第练习：第286286页页页页 20.1.220.
6、1.2例例例例2 2：将十进制数：将十进制数：将十进制数：将十进制数0.350.35转换为二进制数和十六进制数，转换为二进制数和十六进制数，转换为二进制数和十六进制数，转换为二进制数和十六进制数，保留保留保留保留3 3位小数。位小数。位小数。位小数。脉冲信号脉冲信号脉冲信号脉冲信号是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。尖顶波尖顶波尖顶波尖顶波t矩形波矩形波矩形波矩形波t20.1.2 20.1.2 脉冲信号脉冲信号脉冲信号脉冲信号矩形波脉冲信号参数矩形波脉冲信号参数矩形波脉冲信号参数矩形波脉冲信号参
7、数(1)(1)脉冲幅值脉冲幅值脉冲幅值脉冲幅值A A(2)(2)脉冲上升时间脉冲上升时间脉冲上升时间脉冲上升时间t tr r(3)(3)脉冲下降时间脉冲下降时间脉冲下降时间脉冲下降时间t tf f(4)(4)脉冲宽度脉冲宽度脉冲宽度脉冲宽度t tp p(5)(5)周期周期周期周期T T和频率和频率和频率和频率f f0.9A0.1At tr rt tf ft tp p0.5A220V+-设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑 “ “0”0”表示，开关表示，开关表示，开关表示，开关闭合、灯亮用闭合、灯亮用闭合、灯亮用闭合、灯亮用 逻
8、辑逻辑逻辑逻辑“ “1”1”表示。表示。表示。表示。逻辑表达式逻辑表达式逻辑表达式逻辑表达式： Y = A B1. “1. “与与与与” ”逻辑关系逻辑关系逻辑关系逻辑关系000101110100ABYBYA状态表状态表状态表状态表结论：有结论：有结论：有结论：有0 0出出出出0 0，全，全，全，全1 1出出出出1 1谓之与谓之与谓之与谓之与20.2 基本门电路及其组合基本门电路及其组合20.2.1 20.2.1 逻辑门电路的基本概念逻辑门电路的基本概念逻辑门电路的基本概念逻辑门电路的基本概念二极管二极管“与与” 门电路门电路0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3
9、V0V0V3V逻辑符号：逻辑符号：&ABYCBY220VA+-2. “2. “或或或或” ”逻辑关系逻辑关系逻辑关系逻辑关系逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y = A + B状态表状态表状态表状态表000111110110ABY结论：有结论：有结论：有结论：有1 1出出出出1 1，全，全，全，全0 0出出出出0 0谓之或谓之或谓之或谓之或逻辑符号：逻辑符号：逻辑符号：逻辑符号：ABYC 13. “3. “非非非非” ”逻辑关系逻辑关系逻辑关系逻辑关系逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y = A状态表状态表状态表状态表101AY0YAR结论：有结论：有结论：有结论
10、：有0 0出出出出1 1，有，有，有，有1 1出出出出0 0谓之非谓之非谓之非谓之非+UCCARKRCYT逻辑符号逻辑符号1AY1. 1. 与非门电路与非门电路与非门电路与非门电路与门与门与门与门&ABCY&ABC与非门与非门与非门与非门00010011101111011001011101011110ABYC“ “与非与非与非与非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1Y非门非门非门非门20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合2. 2. 或非门电路或非门电路或非门电路或非门电路Y1ABC 或非门或非
11、门或非门或非门1Y或门或门或门或门ABC 100010010101011001000011001001110ABYC“ “或非或非或非或非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 非门非门非门非门例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABY1&ABY1 1ABY2Y2ABC&1&D1Y3. 3. 与或非门电路与或非门电路与或非门电路与或非门电路Y=A.B+C.D逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1&YABCD逻辑符号逻辑符号20
12、.5 逻辑代数逻辑代数逻辑代数逻辑代数逻辑代数逻辑代数（又称布尔代数），（又称布尔代数），（又称布尔代数），（又称布尔代数），它是分析设计逻辑它是分析设计逻辑它是分析设计逻辑它是分析设计逻辑电路的数学工具。电路的数学工具。电路的数学工具。电路的数学工具。逻辑代数所表示的是逻辑代数所表示的是逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系逻辑关系逻辑关系，而不是数量关系。而不是数量关系。而不是数量关系。而不是数量关系。这是它与普通代数的本质区别这是它与普通代数的本质区别这是它与普通代数的本质区别这是它与普通代数的本质区别。用字母表示变量，但变量的取值只有用字母表示变量，但变量的取值只有用字母
13、表示变量，但变量的取值只有用字母表示变量，但变量的取值只有“ “0”0”，“ “1”1”两种，分别称为逻辑两种，分别称为逻辑两种，分别称为逻辑两种，分别称为逻辑“ “0”0”和逻辑和逻辑和逻辑和逻辑“ “1”1”。这这这这里里里里“ “0”0”和和和和“ “1”1” 表示的是两种相互对立的逻辑状表示的是两种相互对立的逻辑状表示的是两种相互对立的逻辑状表示的是两种相互对立的逻辑状态，如态，如态，如态，如“ “是是是是” ”和和和和“ “否否否否” ”。1. 1. 常量与变量的关系常量与变量的关系常量与变量的关系常量与变量的关系20. 5. 1 逻辑代数运算法则逻辑代数运算法则2. 2. 逻辑代数
14、的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则自等律自等律自等律自等律0-10-1律律律律重叠律重叠律重叠律重叠律还原律还原律还原律还原律互补律互补律互补律互补律交换律交换律交换律交换律2. 2. 逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则普通代数普通代数普通代数普通代数不适用！不适用！不适用！不适用！证证证证: :结合律结合律结合律结合律分配律分配律分配律分配律A+1=1 A A=A.110011111100反演律反演律反演律反演律列状态表证明：列状态表证明：AB00011011111001000000吸收律吸收
15、律吸收律吸收律(1) A+AB = A (2) A(A+B) = A对偶式对偶式对偶式对偶式20. 5. 2 逻辑函数的表示方法逻辑函数的表示方法表示方法表示方法表示方法表示方法逻辑式逻辑式逻辑式逻辑式逻辑状态表逻辑状态表逻辑状态表逻辑状态表逻辑图逻辑图逻辑图逻辑图卡诺图卡诺图卡诺图卡诺图下面举例说明这四种表示方法。下面举例说明这四种表示方法。 例：例：例：例：有一有一有一有一T T形走廊，在相会处有一路灯形走廊，在相会处有一路灯形走廊，在相会处有一路灯形走廊，在相会处有一路灯, , 在进入走在进入走在进入走在进入走廊的廊的廊的廊的A A、B B、C C三地各有控制开关，都能独立进行控三地各有
16、控制开关，都能独立进行控三地各有控制开关，都能独立进行控三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，制。任意闭合一个开关，灯亮；任意闭合两个开关，制。任意闭合一个开关，灯亮；任意闭合两个开关，制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设灯灭；三个开关同时闭合，灯亮。设灯灭；三个开关同时闭合，灯亮。设灯灭；三个开关同时闭合，灯亮。设A A、B B、C C代表代表代表代表三个开关（输入变量）；三个开关（输入变量）；三个开关（输入变量）；三个开关（输入变量）；Y Y代表灯（输出变量）。代表灯（输出变量）。代表灯（输出变量）。代表灯（
17、输出变量）。 1. 1. 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0”三输入变量有八种组合状态三输入变量有八种组合状态三输入变量有八种组合状态三输入变量有八种组合状态n n输入变量有输入变量有输入变量有输入变量有2 2n n种组合状态种组合状态种组合状态种组合状态 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 2. 2. 逻辑式逻辑式逻辑式逻辑式取取 Y=“1列逻辑式列逻辑式 用用
18、用用“ “与与与与”“”“或或或或”“”“非非非非” ”等运算来表达逻辑函等运算来表达逻辑函等运算来表达逻辑函等运算来表达逻辑函数的表达式。数的表达式。数的表达式。数的表达式。(1)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式对应于对应于Y=1，若输入变量为若输入变量为若输入变量为若输入变量为“ “1”1”，则取输入变量本身，则取输入变量本身，则取输入变量本身，则取输入变量本身( (如如如如 A A ) )；若输入变量为若输入变量为若输入变量为若输入变量为“ “0”0”则取则取则取则取其反变量其反变量其反变量其反变量( (如如如如 A A ) )。一种组合中，输入变一种组合中，输入变量之间是量
19、之间是“与与”关系，关系， 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1各组合之间各组合之间各组合之间各组合之间是是是是“ “或或或或” ”关系关系关系关系 2. 2. 逻辑式逻辑式逻辑式逻辑式反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 3. 3. 逻辑图逻辑图逻辑图逻辑图YCBA&
20、1CBA20. 5. 3 逻辑函数的化简逻辑函数的化简 由逻辑状态表直接写出的逻辑式及由此画出由逻辑状态表直接写出的逻辑式及由此画出由逻辑状态表直接写出的逻辑式及由此画出由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若的逻辑图，一般比较复杂；若的逻辑图，一般比较复杂；若的逻辑图，一般比较复杂；若经过简化，则可经过简化，则可经过简化，则可经过简化，则可使用较少的逻辑门实现同样的逻辑功能。使用较少的逻辑门实现同样的逻辑功能。使用较少的逻辑门实现同样的逻辑功能。使用较少的逻辑门实现同样的逻辑功能。从而从而从而从而可节省器件，降低成本，提高电路工作的可靠可节省器件，降低成本，提高电路工
21、作的可靠可节省器件，降低成本，提高电路工作的可靠可节省器件，降低成本，提高电路工作的可靠性。性。性。性。 利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。化简方法化简方法化简方法化简方法公式法公式法公式法公式法卡诺图法卡诺图法卡诺图法卡诺图法1. 1. 用用用用 “ “与非与非与非与非” ”门构成基本门电门构成基本门电门构成基本门电门构成基本门电路路路路(2)应用应用“与非与非”门构成门构成“或或”门门电路电路(1) 应用应用“
22、与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：&YA(3) (3) 应用应用应用应用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “非非非非” ”门电路门电路门电路门电路(4) (4) 用用用用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “或非或非或非或非” ”门门门门YBA&由逻辑代数运算法则：由逻辑代数运算法则：例例1：化简化简2. 2. 应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简（1 1）并项法）并项法）并项法）并项法例
23、例2：化简化简（2 2）配项法）配项法）配项法）配项法例例3：化简化简（3 3）加项法）加项法）加项法）加项法（4 4）吸收法）吸收法）吸收法）吸收法吸收吸收吸收吸收例例4：化简化简例例5：化简化简吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收20. 6 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：任何时刻电路的输出状态只任何时刻电路的输出状态只任何时刻电路的输出状态只任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电取决于该时刻的输入状态，而与该时刻以前的电取决于该时刻的输入状态，而与该时刻以前的
24、电取决于该时刻的输入状态，而与该时刻以前的电路状态无关。路状态无关。路状态无关。路状态无关。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图X X1 1X Xn nX X2 2Y Y2 2Y Y1 1Y Yn n. . . . .组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出20. 6. 1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式(2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换
25、运用逻辑代数化简或变换(3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1AB&YY3Y2(2) (2) 应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简Y = A AB B AB. = A AB
26、+B AB.= AB +AB反演律反演律 = A (A+B) +B (A+B).反演律反演律 = A AB +B AB. (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB=A B (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “0”0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“ “1”1”，称为称为称为称为“ “异或异或异或异或” ”。这种电路称。这种电路称。这种电路称。这种电路称“ “异或异或异或异或” ”门。门。门。门。 =1=1A AB BY Y逻辑符号逻辑
27、符号逻辑符号逻辑符号ABY001 100111001(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能A B.Y = AB AB .ABAB= AB +AB&1 11 1BAY& (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“ “0”,0”,称为称为称为称为同或同或同或
28、同或 , ,可用于判断各输入端的状态是否可用于判断各输入端的状态是否可用于判断各输入端的状态是否可用于判断各输入端的状态是否相同。相同。相同。相同。=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111例例例例3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能A写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：Y=A B CY=1C=1B 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1=ABC+ABC+ABC+ABC这是一个奇校验电路这是一个奇校验电路
29、这是一个奇校验电路这是一个奇校验电路=AB C20. 6. 2 组合逻辑电路的设计组合逻辑电路的设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：已知逻辑功能已知逻辑功能确定确定逻辑电路逻辑电路 例例例例1 1：设计一个三人设计一个三人设计一个三人设计一个三人(A(A、B B、C)C)表决电路，用与非表决电路，用与非表决电路，用与非表决电路，用与非门搭建电路。门搭建电路。门搭建电路。门搭建电路。解：赞同解：赞同
30、解：赞同解：赞同“ “1”1”表示；如不赞同表示；如不赞同表示；如不赞同表示；如不赞同“ “0”0”表示。表决结表示。表决结表示。表决结表示。表决结果，多数赞同，灯亮为果，多数赞同，灯亮为果，多数赞同，灯亮为果，多数赞同，灯亮为“ “1”1”，反之灯不亮为，反之灯不亮为，反之灯不亮为，反之灯不亮为“ “0”0”。 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1三人表
31、决电路三人表决电路三人表决电路三人表决电路&ABCC解：解：解：解：逻辑表达式逻辑表达式逻辑表达式逻辑表达式&=1=1ABSCA B S C0 0 0 00 1 1 01 0 1 01 1 0 1COCOA AB BS SC C 例例例例2 2：设计一个半加器。即两个一位二进制数相：设计一个半加器。即两个一位二进制数相：设计一个半加器。即两个一位二进制数相：设计一个半加器。即两个一位二进制数相加，不考虑来自低位的进位，输出为和与进位。加，不考虑来自低位的进位，输出为和与进位。加，不考虑来自低位的进位，输出为和与进位。加，不考虑来自低位的进位，输出为和与进位。(1) (1) 列逻辑状态表列逻辑状
32、态表列逻辑状态表列逻辑状态表(2) (2) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1例例例例3 3设计一个全加器。即实现两个一位二进制数相设计一个全加器。即实现两个一位二进制数相设计一个全加器。即实现两个一位二进制数相设计一个全加器。即实现两个一位二进制数相加，且考虑来自低位的进位。加，且考虑来自低位的进位。加，且考虑来自低位的进位。加，且考虑来自低位的进位。逻
33、辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&AiBiCi-1SiCiCOCO CICI20. 8 编码器编码器把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一特定的含义，特定的含义，特定的含义，特定的含义，称为编码。称为编码。称为编码。称为编码。具有编码功能的逻辑电具有编码功能的逻辑电具有编码功能的逻辑电具有编码功能的逻辑电路称为编码器。路称为编码器。路称为编码器。路称为编码器。 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种
34、组合，可以表示 2n 个信息。个信息。 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N20. 8. 1 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码(1) (1) 分析要求：分析要求：分析要求：分析要求： 输入有输入有输入有输入有8 8个信号，个信号，
35、个信号，个信号，即即即即 N=8N=8，根据，根据，根据，根据 2 2n n N N 的关系，的关系，的关系，的关系，即即即即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将将将将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2) (2) 编码器每次只能对一个信号进行编码，不编码
36、器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3) 设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。解：解：0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7 (2) (2) 列编码表：列编码表：列编码表：列编码表：输入输入输输 出出Y2 Y1 Y0 (3) (3) 写出逻辑式并转换成
37、写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“ “与非与非与非与非” ”式式式式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7 (4) (4) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1Y2Y1Y0 当有当有当有当有两个或两个以上
38、两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的
39、信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。20. 8. 3 优先编码器优先编码器74LS74LS4147 4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 ( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出( (8421842
40、1反码反码反码反码) )0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1
41、 1 1 1 0 0 1 1 1 0 1 1 1 0将十进制数将十进制数将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路20. 8. 2 二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中
42、任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用的是用的是84218421码。码。码。码。8421BCD8421BCD码编码表码编码表码编码表码编码表0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6) )7 7 ( (I I7 7) )8 8
43、( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 00000000111 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“ “或非或非或非或非” ”门和门和门和门和“ “与非与非与非与非” ”门门门门Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7画出逻辑图画出逻辑图画出逻辑图画出逻辑图10
44、000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 020.9 译码器和数字显示译码器和数字显示 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。个特定的输出信号。个特定的输出信号。个特定的输出信号。20. 9. 1 二进制译码器二进制译码器8 8个个个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电
45、电电电平平平平信信信信号号号号状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0
46、0 0 0 1输输 出出写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C逻辑图逻辑图逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出低电平有效）三位二进制译码器（输出低电平有效）三位二进制译码器（输出低电平有效）三位二进制译码器（输出低电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1
47、1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0输输 出出写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY3=A B CY2=A B CY7=A B CY4=A BCY6=A B CY5=A B C3-8 3-8 线译码器线译码器线译码器线译码器74LS13874LS138A A2 2 A A1
48、1 A A0 0是输入端是输入端是输入端是输入端Y Y0 0 Y Y7 7是输出端是输出端是输出端是输出端S S1 1S S2 2S S3 3 是使能控制端是使能控制端是使能控制端是使能控制端例例例例1 1： 用用用用74LS13874LS138和与非门实现三人表决电路和与非门实现三人表决电路和与非门实现三人表决电路和与非门实现三人表决电路ABC001例例例例1 1： 用用用用74LS13874LS138实现三人表决电路实现三人表决电路实现三人表决电路实现三人表决电路ABC001 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11
49、 1 0 11 1 1 1解：解：20. 9. 2 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制把运算结果用十进制把运算结果用十进制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器gfedcba 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：
50、例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba共阴极接法共阴极接法abcdefg七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0
51、0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码( ( ( (共阴极共阴极共阴极共阴极) ) ) )100101111117个个4位位1. 1. 掌握基本门电路的逻辑功能、逻辑符号
52、、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路的特点门电路的特点门电路的特点门电路的特点; ;3. 3. 会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路; ;4.理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能电路的工作原理和功能电路的工作原理和功能电路的工作原理和功能; ;5. 5. 学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。本章要求：本章要求：2. 2. 会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数; ; 第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路
