《ARM硬件平台设计实用教案》由会员分享，可在线阅读，更多相关《ARM硬件平台设计实用教案（67页珍藏版）》请在金锄头文库上搜索。
1、11 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的设计的设计S3C2410XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第1页/共66页第一页，共67页。2嵌入式系统(xtng)(xtng)的软硬件框架串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘(jinpn)等Linux、uCLinux、uC/OS-II、WINDOWS CE等硬件硬件(yn jin)(yn jin)系统组成系统组成第2页/共66页第二页，共67页。3J
2、XARM9-2410JXARM9-2410系统板的硬件(yn jin)(yn jin)组成第3页/共66页第三页，共67页。4S3C2410XS3C2410X内部(nib)(nib)结构图S3C2410X概述(i sh)第4页/共66页第四页，共67页。51 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的的设计设计S3C2410XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第5页/共66页第五页，共67页。6S3C2410XS3C2410X
3、片上资源(zyun)(zyun)S3C2410X概述(i sh)qARM920TARM920T核、工作频率核、工作频率203MHz203MHz；q16KB 16KB 数据数据CacheCache， 16KB 16KB 指令指令(zhlng)Cache(zhlng)Cache，MMUMMU，外部存储器控制器；，外部存储器控制器；qLCDLCD控制器（支持黑白、灰度、控制器（支持黑白、灰度、Color STNColor STN、TFTTFT屏），触摸屏接口；屏），触摸屏接口；qNAND FLASHNAND FLASH控制器，控制器，SD/MMCSD/MMC接口支持，接口支持，4 4个个DMADMA
4、通道；通道；q3 3通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器；总线控制器；q4 4通道通道PWMPWM定时器及一个内部定时器；定时器及一个内部定时器；q117117个通用个通用I/OI/O口；口； 2424个外部中断源；个外部中断源；q8 8通道通道1010位位ADCADC；q实时时钟及看门狗定时器等。实时时钟及看门狗定时器等。q两个两个USBUSB主主/ /一个一个USBUSB从；从；第6页/共66页第六页，共67页。7S3C2410XS3C2410X特性(txng)(txng)S3C2410X概述(i sh)q内核内核
5、(ni h):1.8V I/O(ni h):1.8V I/O及存储器及存储器 : 3.3V : 3.3Vq电源管理模式：电源管理模式：NormalNormal、SlowSlow、IdleIdle、Power off Power off Normal Mode:Normal Mode:该模式下如果所有外围设备都打开时电流消耗最大，允许用户通过软件关闭该模式下如果所有外围设备都打开时电流消耗最大，允许用户通过软件关闭外围设备达到省电目的外围设备达到省电目的Slow Mode:Slow Mode:不采用不采用PLLPLL的模式，能量消耗仅取决于外时钟的频率。由外部提供的的模式，能量消耗仅取决于外时钟
6、的频率。由外部提供的时钟源作时钟源作FCLKFCLKIdleIdle Mode: Mode:关掉了给关掉了给cpucpu的的FCLKFCLK时钟，但外围设备时钟仍存在，任何到时钟，但外围设备时钟仍存在，任何到CPUCPU的中断的中断请求可以将请求可以将cpucpu唤醒唤醒Power_off Mode:Power_off Mode:这种模式关掉了内部供电，仅有给这种模式关掉了内部供电，仅有给wake_upwake_up部分的供电还存在。可以通部分的供电还存在。可以通过外部中断或实时时钟中断可以唤醒过外部中断或实时时钟中断可以唤醒q272-FBGA272-FBGA第7页/共66页第七页，共67页。
7、8S3C2410XS3C2410X的引脚分布图S3C2410X概述(i sh)第8页/共66页第八页，共67页。9S3C2410XS3C2410X的存储器映射(yngsh)(yngsh)S3C2410X概述(i sh)第9页/共66页第九页，共67页。10总线控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第10页/共66页第十页，共67页。11SDRAM/SRAMSDRAM/SRAMS3C2410X的引脚信号(xnho)描述第11页/共66页第十一页，共67页。12NAND FlashNAND FlashS3C2410X的引脚信号(xnho)描述第12页/共66
8、页第十二页，共67页。13LCDLCD控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第13页/共66页第十三页，共67页。14中断控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第14页/共66页第十四页，共67页。15DMADMA控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第15页/共66页第十五页，共67页。16UARTUART控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第16页/共66页第十六页，共67页。17ADCADCS3C2410X的引脚信号(xnho)
9、描述第17页/共66页第十七页，共67页。18IIC-BUSIIC-BUS控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第18页/共66页第十八页，共67页。19IIS-BUSIIS-BUS控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第19页/共66页第十九页，共67页。20触摸屏接口控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第20页/共66页第二十页，共67页。21USBUSB主接口(ji ku)(ji ku)信号S3C2410X的引脚信号(xnho)描述第21页/共66页第二十一页，共67
10、页。22USBUSB从接口(ji ku)(ji ku)信号S3C2410X的引脚信号(xnho)描述第22页/共66页第二十二页，共67页。23SPISPI接口(ji ku)(ji ku)信号S3C2410X的引脚信号(xnho)描述第23页/共66页第二十三页，共67页。24GPIOGPIOS3C2410X的引脚信号(xnho)描述第24页/共66页第二十四页，共67页。25TIMER/PWMTIMER/PWM控制(kngzh)(kngzh)信号S3C2410X的引脚信号(xnho)描述第25页/共66页第二十五页，共67页。26复位和时钟(shzhng)(shzhng)信号S3C2410X
11、的引脚信号(xnho)描述第26页/共66页第二十六页，共67页。27JTAGJTAG测试(csh)(csh)逻辑S3C2410X的引脚信号(xnho)描述第27页/共66页第二十七页，共67页。28电源(dinyun)(dinyun)S3C2410X的引脚信号(xnho)描述第28页/共66页第二十八页，共67页。29芯片(xn pin)(xn pin)及引脚分析S3C2410X的引脚信号(xnho)描述q具有大量的电源和接地具有大量的电源和接地(jid)(jid)引脚，应注意电源电压及分配引脚，应注意电源电压及分配qS3C2410XS3C2410X的引脚主要分为如下几类，即：数字输入的引脚
12、主要分为如下几类，即：数字输入(I)(I)、数字输出、数字输出(O)(O)、数字输入、数字输入/ /输输出出(I/O)(I/O)、模拟输入、模拟输入/ /输出输出q输出类型的引脚主要用于输出类型的引脚主要用于S3C2410XS3C2410X对外设的控制或通信，由对外设的控制或通信，由S3C2410XS3C2410X主动发出，这些主动发出，这些引脚的连接不会对引脚的连接不会对S3C2410XS3C2410X自身的运行有太大的影响自身的运行有太大的影响q输入类型的引脚有些直接决定输入类型的引脚有些直接决定S3C2410XS3C2410X是否可正常运行，设计时应特别注意是否可正常运行，设计时应特别注
13、意q输入输入/ /输出类型的引脚主要是输出类型的引脚主要是S3C2410XS3C2410X与外设的双向数据传输通道与外设的双向数据传输通道第29页/共66页第二十九页，共67页。301 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的设计的设计S3C2410XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第30页/共66页第三十页，共67页。31最小系统(xtng)(xtng)1、一个嵌入式处理器是不能独立工作的，必须给它供电、加上时钟信号、提
14、供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统3、大多数基于(jy)ARM9处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到最小系统中最小系统(xtng)的设计第31页/共66页第三十一页，共67页。32最小系统(xtng)(xtng)框图最小系统(xtng)的设计第32页/共66页第三十二页，共67页。33电源电路(dinl)-概述最小系统(xtng)的设计 为整个系统提供能量，是整个系统工
15、作为整个系统提供能量，是整个系统工作(gngzu)(gngzu)的基础的基础 电源系统处理的好坏，将直接影响到整个系统的稳电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等定性、可靠性等第33页/共66页第三十三页，共67页。34电源(dinyun)电路-考虑的因素最小系统(xtng)的设计1. 1. 输入输入(shr)(shr)的电压范围、电流；的电压范围、电流；2. 2. 输出的电压、最大电流、最大功率；输出的电压、最大电流、最大功率；3. 3. 输出纹波大小；输出纹波大小；4. 4. 安全因素；安全因素； 5. 5. 电池兼容和电磁干扰；电池兼容和电磁干扰；6. 6. 体积要求；
16、体积要求；7. 7. 成本要求。成本要求。第34页/共66页第三十四页，共67页。35电源电路(dinl)-需求分析最小系统(xtng)的设计1 1、一般是多电源系统，、一般是多电源系统，I/OI/O一般为一般为3.3V3.3V供电，内供电，内核为核为2.5V2.5V（S3C44B0S3C44B0）、）、 1.8V 1.8V（S3C2410S3C2410）或）或1.25V1.25V（PXA255PXA255）供电，有可能还包含）供电，有可能还包含(bohn)5V(bohn)5V或或12V12V等电源；等电源；2 2、 一般将数字电源和模拟电源分别供电；一般将数字电源和模拟电源分别供电；3 3、
17、要求电源纹波比较小；、要求电源纹波比较小；第35页/共66页第三十五页，共67页。36电源电路(dinl)-芯片选型最小系统(xtng)的设计1 1、有很多厂家均生产、有很多厂家均生产LDO DC-DCLDO DC-DC转换转换(zhunhun)(zhunhun)芯芯片，如片，如MaximMaxim、LinearLinear、 Sipex Sipex 、TITI、 Microchip Microchip等；等；2 2、转换、转换(zhunhun)(zhunhun)到到5V5V的芯片有的芯片有UA7805UA7805、TL750L05TL750L05、LTC3425LTC3425、REG1117
18、-5REG1117-5等；等； 3 3、转换、转换(zhunhun)(zhunhun)到到3.3V3.3V的芯片有的芯片有LT1083LT1083（7.5A7.5A）、）、 LT1084 LT1084 （5A5A） 、LT1085 LT1085 （3A3A）、）、 LT1086 LT1086（1.5A1.5A），），REG1117-3.3REG1117-3.3等；等；第36页/共66页第三十六页，共67页。37电源电路(dinl)-参考电路(dinl)最小系统(xtng)的设计S3C2410X供电(n din)电路 第37页/共66页第三十七页，共67页。38电源(dinyun)电路-参考电路
19、最小系统(xtng)的设计微处理器核供电(n din)电路 第38页/共66页第三十八页，共67页。39时钟(shzhng)电路最小系统(xtng)的设计 时钟时钟(shzhng)(shzhng)电路用于向电路用于向CPUCPU及其它电路提供工作时钟及其它电路提供工作时钟(shzhng)(shzhng)，在该系统中，在该系统中，S3C2410XS3C2410X使用无源晶振，晶振的接法如下图所示使用无源晶振，晶振的接法如下图所示主时钟电路RTC时钟电路主时钟及USB时钟滤波第39页/共66页第三十九页，共67页。40时钟(shzhng)电路最小系统(xtng)的设计1 1、根据、根据S3C241
20、0XS3C2410X的最高工作频率以及的最高工作频率以及(yj)PLL(yj)PLL电路的工作方式，选择电路的工作方式，选择12MHz12MHz的无源晶振。的无源晶振。12MHz12MHz的晶振频率经过的晶振频率经过S3C2410XS3C2410X片内的片内的PLLPLL电路倍频后，可达到电路倍频后，可达到202.8MHz202.8MHz的频率。的频率。2 2、片内的片内的PLLPLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。得较高的工作频率
21、，以降低因高速开关时钟所造成的高频噪声。第40页/共66页第四十页，共67页。41复位(fwi)电路最小系统(xtng)的设计q由由RCRC电路电路(dinl)(dinl)及施密特触发器组成：及施密特触发器组成：第41页/共66页第四十一页，共67页。42JTAG调试接口(jiku)电路最小系统(xtng)的设计1、JTAG(Joint Test Action Group，联合测试(csh)行动小组)是一种国际标准 测试(csh)协议，主要用于芯片内部测试(csh)及对系统进行仿真、调试。2、目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMAR
22、M、DSPDSP、FPGAFPGA器件等。器件等。3 3、标准的、标准的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为测试模式选择、，分别为测试模式选择、 测试时钟、测试数据输入和测试数据输出。测试时钟、测试数据输入和测试数据输出。4 4、JTAGJTAG测试允许多个器件通过测试允许多个器件通过JTAGJTAG接口串联在一起，形成一个接口串联在一起，形成一个JTAGJTAG链，能链，能 实现对各个器件分别测试。实现对各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISP（In-System In-System P
23、rogrammable Programmable在系统编程）功能，如对在系统编程）功能，如对FLASHFLASH器件进行编程等。器件进行编程等。5 5、通过、通过JTAGJTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前嵌入式系统的一种简洁高效的手段。目前JTAGJTAG接口的连接有两种标准，接口的连接有两种标准， 即即1414针接口和针接口和2020针接口。针接口。第42页/共66页第四十二页，共67页。43JTAG调试(diosh)接口电路-14针接口及定义最小系统(xtng)的设计第43页
24、/共66页第四十三页，共67页。44JTAG调试(diosh)接口电路-20针接口及定义最小系统(xtng)的设计第44页/共66页第四十四页，共67页。45最小系统(xtng)的设计JTAG调试(dio sh)接口示意图第45页/共66页第四十五页，共67页。46JTAGJTAG接口(ji ku)(ji ku)电路设计接口(ji ku)(ji ku)电路最小系统(xtng)的设计必须(bx)接上拉20针JTAG接口第46页/共66页第四十六页，共67页。471 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的的设计设计S3C24
25、10XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第47页/共66页第四十七页，共67页。48S3C2410XS3C2410X扩展(kuzhn)(kuzhn)系统qS3C2410XS3C2410X最小系统最小系统 + SDRAM + FLASH + SDRAM + FLASH电路可构成一电路可构成一个个(y )(y )完全的嵌入式系统完全的嵌入式系统q可运行可运行(ynxng)(ynxng)于于SDRAMSDRAM中的程序，也可以运行中的程序，也可以运行(ynxng)FLASH(ynxng)FLASH中的
26、程序中的程序q程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASHFLASH中，中，掉电后不会丢失，因此，既可以通过掉电后不会丢失，因此，既可以通过JTAGJTAG接口调试程序，接口调试程序，也可以将程序烧写到也可以将程序烧写到FLASHFLASH，然后运行，然后运行FLASHFLASH中的程序中的程序q在此基础上加入必要的接口及其他电路，就构成了具在此基础上加入必要的接口及其他电路，就构成了具体的体的S3C2410XS3C2410X应用系统应用系统外设及系统总线第48页/共66页第四十八页，共67页。49串口接口(ji ku)(ji ku)电路设计串口芯片选型q要完
27、成最基本的串行通信功能，实际上只需要要完成最基本的串行通信功能，实际上只需要RXD、TXD和和GND即可，但由于即可，但由于RS-232-C标准所定义的高、低电平信号与标准所定义的高、低电平信号与S3C2410X系统系统(xtng)的的TTL电路所定义的电路所定义的高、低电平信号完全不同。高、低电平信号完全不同。qTTL的标准逻辑的标准逻辑“1”对应对应2V3.3V电平，标准逻辑电平，标准逻辑“0”对应对应0V0.4V电平，而电平，而RS-232-C标准采用标准采用(ciyng)负逻辑方式，标准逻辑负逻辑方式，标准逻辑“1”对应对应-5V-15V电平，标准逻辑电平，标准逻辑“0”对应对应+5V
28、+15V电平，显然，两者间要进行通信必须经过信号电平的转换。电平，显然，两者间要进行通信必须经过信号电平的转换。q目前常使用的电平转换电路为目前常使用的电平转换电路为Sipex公司的公司的SP3232E。外设及系统总线第49页/共66页第四十九页，共67页。50串口接口(ji ku)(ji ku)电路设计SP3232ESP3232E引脚分布外设及系统总线第50页/共66页第五十页，共67页。51串口接口(ji ku)(ji ku)电路设计串口接口(ji ku)(ji ku)电路RS232电平(din pn)TTL电平(din pn)外设及系统总线第51页/共66页第五十一页，共67页。52II
29、CIIC接口(ji ku)(ji ku)电路设计IICIIC简介qIICIIC总线是一种用于总线是一种用于ICIC器件之间连接的二线制总线。它器件之间连接的二线制总线。它通过通过SDASDA（串行数据线）及（串行数据线）及SCLSCL（串行时钟线）两线在连接到（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据总线上的器件之间传送信息，并根据(gnj)(gnj)地址识别每个地址识别每个器件：不管是微控制器、存储器、器件：不管是微控制器、存储器、LCDLCD驱动器还是键盘接口。驱动器还是键盘接口。外设及系统总线qS3C2410XS3C2410X内含一个内含一个IICIIC总线主控器，可方便
30、地与各总线主控器，可方便地与各种带有种带有IICIIC接口接口(ji ku)(ji ku)的器件相连。的器件相连。q在本实验系统中，外扩一片在本实验系统中，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1K1K字节的字节的EEPROMEEPROM存储空间，可用于存放少存储空间，可用于存放少量在系统掉电时需要保存的数据。量在系统掉电时需要保存的数据。第52页/共66页第五十二页，共67页。53IICIIC接口(ji ku)(ji ku)电路设计IICIIC接口(ji ku)(ji ku)电路外设及系统总线第53页/共66页第五十三页，
31、共67页。541 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的设计的设计S3C2410XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第54页/共66页第五十四页，共67页。55印刷(ynshu)(ynshu)电路板设计注意事项印刷(ynshu)电路板的设计qS3C2410XS3C2410X的片内工作频率为的片内工作频率为60MHz60MHz，因此，在印刷，因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基电路板的设计过程中，应该
32、遵循一些高频电路的设计基本原则，否则本原则，否则(fuz)(fuz)会使系统工作不稳定甚至不能正会使系统工作不稳定甚至不能正常工作。常工作。q印刷电路板的设计人员应注意以下几个方面：印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。注意电源的质量与分配。同类型信号线应该成组、平行分布。同类型信号线应该成组、平行分布。第55页/共66页第五十五页，共67页。56电源质量(zhling)(zhling)与分配印刷(ynshu)电路板的设计q电源滤波电源滤波q为提高系统的电源质量，消除低频噪声对系统的影响，为提高系统的电源质量，消除低频噪声对系统的影响，一般应在电源进入印刷电路板的位置和
33、靠近各器件的电源一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声引脚处加上滤波器，以消除电源的噪声q常用常用(chn yn)(chn yn)的方法是在这些位置加上几十到几的方法是在这些位置加上几十到几百微法的电容百微法的电容q同时，在系统中除了要注意低频噪声的影响，还要注同时，在系统中除了要注意低频噪声的影响，还要注意元器件工作时产生的高频噪声，一般的方法是在器件的意元器件工作时产生的高频噪声，一般的方法是在器件的电源和地之间加上电源和地之间加上0.1uF0.1uF左右的电容，可以很好地滤出高频左右的电容，可以很好地滤出高频噪声的影响。噪声的影响。第56页/
34、共66页第五十六页，共67页。57电源质量(zhling)(zhling)与分配印刷(ynshu)电路板的设计q电源分配电源分配q实际的工程应用和理论都证实，电源的分配对系实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。时，要注意电源的分配问题。q在印刷电路板上，电源的供给一般采用电源总线在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路板面积的限两条或多条较宽的线
35、组成，由于受到电路板面积的限制制(xinzh)(xinzh)，一般不可能布得过宽，因此存在较大，一般不可能布得过宽，因此存在较大的直流电阻，但在双面板的设计中也只好采用这种方的直流电阻，但在双面板的设计中也只好采用这种方式了，只是在布线的过程中，应尽量注意这个问题式了，只是在布线的过程中，应尽量注意这个问题第57页/共66页第五十七页，共67页。58电源(dinyun)(dinyun)质量与分配印刷(ynshu)电路板的设计q电源分配电源分配q在多层板的设计中，一般在多层板的设计中，一般(ybn)(ybn)使用电源层的使用电源层的方式给系统供电。该方式专门拿出一层作为电源层而方式给系统供电。该
36、方式专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及电路板的全面不再在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常的小，采用这种方式可有效的积，因此直流电阻非常的小，采用这种方式可有效的降低噪声，提高系统的稳定性。降低噪声，提高系统的稳定性。第58页/共66页第五十八页，共67页。59同类型(lixng)(lixng)信号线的分布印刷(ynshu)电路板的设计q在各种微处理器的输入输出信号中，总有相当一部分在各种微处理器的输入输出信号中，总有相当一部分是相同类型是相同类型(lixng)(lixng)的，例如数据线、地址线。的，例如数据线、地址线。q对这些相同类型的信号
37、线应该成组、平行分布，同时对这些相同类型的信号线应该成组、平行分布，同时注意它们之间的长短差异不要太大，采用这种布线方式，注意它们之间的长短差异不要太大，采用这种布线方式，不但可以减少干扰，增加系统的稳定性，还可以使布线不但可以减少干扰，增加系统的稳定性，还可以使布线变得简单，印刷电路板的外观更美观。变得简单，印刷电路板的外观更美观。第59页/共66页第五十九页，共67页。601 13 32 24 45 5印制板的设计印制板的设计(shj)(shj)最小系统最小系统(xtng)(xtng)的设计的设计S3C2410XS3C2410X概述概述(i (i sh)sh)外设及系统总线外设及系统总线6
38、 6硬件系统的调试硬件系统的调试硬件系统组成硬件系统组成第60页/共66页第六十页，共67页。61硬件(yn jin)(yn jin)调试硬件系统(xtng)的调试q尽可能的从简单到复杂，一个单元一个单元地焊接调尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小试，以便在调试过程中遇到困难时缩小(suxio)(suxio)故障范故障范围，在调试过程中，应先确定电路没有短路，才能通电围，在调试过程中，应先确定电路没有短路，才能通电调试。调试。q先从最小系统调试：先从最小系统调试： S3C2410X + S3C2410X + 电源电路电源电路 + + 晶振晶振电路电路
39、 + + 复位电路复位电路 + JTAG+ JTAG接口接口第61页/共66页第六十一页，共67页。62硬件(yn jin)(yn jin)调试硬件(yn jin)系统的调试q然后然后(rnhu)(rnhu)加上加上SDRAMSDRAM，再加上，再加上FLASHFLASH，然后，然后(rnhu)(rnhu)再加上其它接口再加上其它接口q芯片在工作时有一定的发热是正常的，但如果有芯芯片在工作时有一定的发热是正常的，但如果有芯片特别发烫，则一定有故障存在，需断电检查确认无片特别发烫，则一定有故障存在，需断电检查确认无误后方可继续通电调试。误后方可继续通电调试。第62页/共66页第六十二页，共67页
40、。63电源、晶振及复位电路(dinl)(dinl)调试硬件(yn jin)系统的调试q调试调试(dio sh)(dio sh)电源电路之前，尽量少接器件，通电电源电路之前，尽量少接器件，通电之前检查有无短路现象之前检查有无短路现象q用示波器观测，晶振的输出应为用示波器观测，晶振的输出应为12MHz12MHzq复位电路的复位电路的nRESETnRESET端在未按按钮时输出应为高电平端在未按按钮时输出应为高电平（3.3V3.3V），按下按钮后变为低电平，按钮松开后应恢复到），按下按钮后变为低电平，按钮松开后应恢复到高电平高电平第63页/共66页第六十三页，共67页。64JTAGJTAG接口(ji
41、ku)(ji ku)电路调试硬件系统(xtng)的调试q调试调试JTAGJTAG接口接口(ji ku)(ji ku)电路之前，应该保证晶振已经电路之前，应该保证晶振已经起振起振q检测检测JTAGJTAG接口的接口的TMSTMS、TCKTCK、TDITDI、TDOTDO信号是否已与信号是否已与S3C4510BS3C4510B的对应引脚相连的对应引脚相连q连接调试器，看是否能够连接上，如果连接不上，检连接调试器，看是否能够连接上，如果连接不上，检查查TMSTMS、TCKTCK、TDITDI、TDOTDO等信号是否正常等信号是否正常q正常工作时，正常工作时，TRSTTRST应该为高电平，如果连接不上
42、调试应该为高电平，如果连接不上调试器，需要检查该信号器，需要检查该信号第64页/共66页第六十四页，共67页。65 最小系统设计最小系统设计(shj)(shj) 存储系统映射存储系统映射 硬件设计硬件设计(shj)(shj)与调试与调试小结小结(xioji)第65页/共66页第六十五页，共67页。66感谢您的观赏(gunshng)！第66页/共66页第六十六页，共67页。内容(nirng)总结1。第1页/共66页。4通道PWM定时器及一个内部定时器。两个USB主/一个USB从。Normal Mode:该模式下如果(rgu)所有外围设备都打开时电流消耗最大，允许用户通过软件关闭外围设备达到省电目的。Power_off Mode:这种模式关掉了内部供电，仅有给wake_up部分的供电还存在。可以通过外部中断或实时时钟中断可以唤醒。串口接口电路设计串口芯片选型。IIC接口电路设计IIC简介。第65页/共66页第六十七页，共67页。
