《常用组合逻辑电路》由会员分享，可在线阅读，更多相关《常用组合逻辑电路（61页珍藏版）》请在金锄头文库上搜索。
1、加法器加法器十进制与二进制十进制与二进制十进制：十进制：十进制：十进制：0 09 9十个数码，十个数码，十个数码，十个数码，“ “逢十进一逢十进一逢十进一逢十进一” ”。 在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组
2、合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。 在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 ( (“1”“1”态和态和态和态和“0”“0”态态态态) )与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用二进制二进制二进制二进制。二进制：二进制：二进制：二进制：0 0、1 1二个数码，二个数码，二个数码，二个数码，“ “逢二进一逢二进一逢二进一逢二进
3、一” ”。2021/6/71加法器加法器加法器加法器加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现2021/6/72一、一、 半加器半加器 半加：实现两个一位二进制数相加，不考虑半加：实现两个一位二进制数相加，不考虑半加：实现两个一位二进制数相加，不考虑半加：实现两个一位二进制数相加，不考虑来自低位的进位。来自
4、低位的进位。来自低位的进位。来自低位的进位。A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC C 2021/6/73半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑表
5、达式逻辑表达式逻辑图逻辑图逻辑图逻辑图&=1=1.ABSC2021/6/74二、二、 全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i全加：实现两个一位二进制数相加，且考虑全加：实现两个一位二进制数相加，且考虑全加：实现两个一位二进制数相加，且考虑全加：实现两个一位二进制数相加，且考虑来自低位的进位。来自低位的进位。来自低位的进位
6、。来自低位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号： 全加器：全加器：全加器：全加器：AiBiCi-1SiCiCOCO CICI2021/6/751. 1. 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表2. 2. 写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 12021/6/76半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器1AiBi
7、Ci-1SiC Ci iCOCO COCO 逻辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&=12021/6/77 全加器全加器全加器全加器SN74LS183SN74LS183的管脚图的管脚图的管脚图的管脚图1 11414SN74H183SN74H1831A1Ai i1B1Bi i1C1Ci-1i-11C1Ci i1S1Si i2C2Ci-1i-12C2Ci i2S2Si i2A2Ai i2B2Bi iU UCCCCGNDGND2021/6/78应用举例：用一片应用举例：用一片应用举例：用一片应用举例：用一片SN74LS183SN74LS183构成两位串行进
8、构成两位串行进构成两位串行进构成两位串行进位全加器。位全加器。位全加器。位全加器。串行进位串行进位串行进位串行进位2B2Bi i2C2Ci-1i-12S2Si i2C2Ci i全加器全加器全加器全加器2 22A2Ai i1B1Bi i1C1Ci-1i-11S1Si i1C1Ci i全加器全加器全加器全加器1 11A1Ai iA A1 1A A0 0B B1 1B B0 0D D1 1D D0 0C C1 1C C0 0A A0 0B B0 0A A1 1B B1 1+ +D D0 0D D1 1C C0 0C C1 1最低位相加，无下级来的进位数，故把最低最低位相加，无下级来的进位数，故把最低
9、最低位相加，无下级来的进位数，故把最低最低位相加，无下级来的进位数，故把最低位的全加器的进位输入端位的全加器的进位输入端位的全加器的进位输入端位的全加器的进位输入端1C1Ci-1i-1接地。接地。接地。接地。2021/6/79编码器编码器 把二进制数码按一定规律编排，使每组数码把二进制数码按一定规律编排，使每组数码把二进制数码按一定规律编排，使每组数码把二进制数码按一定规律编排，使每组数码具有一特定的含义，称为编码。具有一特定的含义，称为编码。具有一特定的含义，称为编码。具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编
10、码器。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个个信息。信息。 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N2021/6/710一、一、 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2n个个n位位编码器编码器高高低低电电平平信信号号二二进进制制代代码码2021/6/7111. 1. 分析要求：分析要求：分析要求：分析要求： 输入有输入有输入有输入有8 8个信号，即个信号
11、，即个信号，即个信号，即 N=8 N=8，根据，根据，根据，根据 2 2n n N N 的关系，的关系，的关系，的关系，即即即即 n=3 n=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：a a、将、将、将、将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。b b、编码器每次只能对一个信号进行编码，不、编码器每次
12、只能对一个信号进行编码，不、编码器每次只能对一个信号进行编码，不、编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。c c、设输入信号高电平有效。、设输入信号高电平有效。、设输入信号高电平有效。、设输入信号高电平有效。2021/6/712输入输入输输 出出Y2 Y1 Y00 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7 2. 2. 列编码表：列编码表：列编码表：列编码表：2021/6/713 3. 3
13、. 写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“ “与非与非与非与非” ”式式式式Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7Y1 = I2 +I3 +I6 +I7输入输入输入输入输输输输 出出出出Y Y2 2 Y Y1 1 Y Y0 00 0 10 0 10 1 10 1 11 0 11 0 10 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 01 1 11 1 1I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7 = I4 . I5 . I6 . I7 =
14、 I2 . I3 . I6 . I7 = I1 . I3 . I5 . I72021/6/714 4. 4. 画出逻辑图画出逻辑图画出逻辑图画出逻辑图1000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1Y2Y1Y02021/6/715将十进制数将十进制数将十进制数将十进制数 0 09 9 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路二、二、 二二 十进制编码器十进制编码器表示十进制数表示十进制数4位位10个个编码器编码器高高低低电电平平信信号号二二进进制制代代码码2021/6/716 列编码表：列编码表：四位二进制代码
15、可四位二进制代码可四位二进制代码可四位二进制代码可以表示十六种不同以表示十六种不同以表示十六种不同以表示十六种不同的状态，其中任何的状态，其中任何的状态，其中任何的状态，其中任何十种状态都可以表十种状态都可以表十种状态都可以表十种状态都可以表示示示示0 09 9十个数码，十个数码，十个数码，十个数码，最常用的是最常用的是最常用的是最常用的是84218421码。码。码。码。即从即从即从即从00000000 1111 1111四四四四位二进制数中取前位二进制数中取前位二进制数中取前位二进制数中取前十种状态，表示十种状态，表示十种状态，表示十种状态，表示0 0 9 9十个数字十个数字十个数字十个数字
16、。0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6) )7 7 ( (I I7 7) )8 8 ( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 000000001118421BCD8421BCD码编码表码编码表码编码表码编码表2021/6/717 写出逻辑式并
17、化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“ “或非或非或非或非” ”门和门和门和门和“ “与非与非与非与非” ”门门门门Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I72021/6/718画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y
18、Y1 1Y Y0 02021/6/719当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对
19、其它优先中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。级别低的信号不予理睬。级别低的信号不予理睬。级别低的信号不予理睬。三、三、 优先编码器优先编码器2021/6/720T4147 T4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 （低电平有效）低电平有
20、效）低电平有效）低电平有效）输输输输 出（出（出（出（84218421反码反码反码反码） 0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1
21、 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 02021/6/721例例:T4147:T4147集成优先编码器集成优先编码器(10(10线线-4-4线线) )T4147T4147T4147T4147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8T41472021/6/722译码器和数字显示译码器和数字显示译码是编码的反过程，它是将输入代码的组合译码是编码的反过程，它是将输入代码的组合译码是编码的反过程，它是将输入代码的组
22、合译码是编码的反过程，它是将输入代码的组合译成一个特定的输出信号。译成一个特定的输出信号。译成一个特定的输出信号。译成一个特定的输出信号。一、一、 二进制译码器二进制译码器8个个3位位译码器译码器二二进进制制代代码码高高低低电电平平信信号号2021/6/723状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1
23、0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出2021/6/724写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C2021/6/725逻辑图逻辑图逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 0100000002021/6/726例：例：例：例：二位二进制
24、译码器（输出低电平有效）二位二进制译码器（输出低电平有效）二位二进制译码器（输出低电平有效）二位二进制译码器（输出低电平有效）逻辑状态表逻辑状态表逻辑状态表逻辑状态表逻逻逻逻辑辑辑辑式式式式A1A0Y0Y1Y2Y30001110110111011011111102021/6/727&1 11 1A A1 1A A0 0逻辑图逻辑图逻辑图逻辑图2021/6/7282-42-4线译码器线译码器线译码器线译码器74LS13974LS139的内部线路的内部线路的内部线路的内部线路输入输入输入输入输出输出输出输出A A1 1A A0 0&1 11 1加了加了加了加了1 1个控制端个控制端个控制端个控制端
25、1 12021/6/72974LS13974LS139的功能表的功能表的功能表的功能表S=1S=1时，时，时，时，4 4个输出均为个输出均为个输出均为个输出均为1 1，A A0 0、A A1 1输入无效；输入无效；输入无效；输入无效；S=0S=0时，输出的状态由时，输出的状态由时，输出的状态由时，输出的状态由A A0 0、A A1 1决定。决定。决定。决定。符号上加符号上加符号上加符号上加“”“”表示低电平有效。表示低电平有效。表示低电平有效。表示低电平有效。2021/6/73074LS13974LS139管脚图管脚图管脚图管脚图一片一片一片一片139139中中中中含两个含两个含两个含两个2
26、24 4线译码器线译码器线译码器线译码器引线上加引线上加引线上加引线上加“o”“o”也表示低电平有效。也表示低电平有效。也表示低电平有效。也表示低电平有效。2021/6/731例：例：利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机总总总总线线线线2-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作2021/6/732000 0脱离总线脱离总线全为全为全为全为“1”“1”总总线线译码器工作译码器工作工作原理：工作原理：( (以以A0A1= 00为例为例) )总总线线2-4线译码器线
27、译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门数数据据2021/6/733例：用例：用例：用例：用2 24 4线译码器线译码器线译码器线译码器74LS13974LS139产生一组多输出函数。产生一组多输出函数。产生一组多输出函数。产生一组多输出函数。由其功能表得由其功能表得由其功能表得由其功能表得下列逻辑式：下列逻辑式：下列逻辑式：下列逻辑式：所以所以所以所以74LS13974LS139的功能表的功能表的功能表的功能表2021/6/734接线图接线图&Z2Z1111174LS13974LS139n n2 2n n 线译码器的输出，
28、线译码器的输出，线译码器的输出，线译码器的输出，包含了包含了包含了包含了n n 变量函数中所有变量函数中所有变量函数中所有变量函数中所有的最小项。加上或门或与的最小项。加上或门或与的最小项。加上或门或与的最小项。加上或门或与非门，就可以组成任何形非门，就可以组成任何形非门，就可以组成任何形非门，就可以组成任何形式的输入变量小于等于式的输入变量小于等于式的输入变量小于等于式的输入变量小于等于 n n的组合逻辑函数。的组合逻辑函数。的组合逻辑函数。的组合逻辑函数。2021/6/735二、二、 二二- -十进制显示译码器十进制显示译码器在数字电路中，常常需要把运算结果用十进在数字电路中，常常需要把运
29、算结果用十进在数字电路中，常常需要把运算结果用十进在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。制数显示出来，这就要用显示译码器。制数显示出来，这就要用显示译码器。制数显示出来，这就要用显示译码器。二二 十十进进制制代代码码译译码码器器驱驱动动器器显显示示器器2021/6/736半导体数码管半导体数码管半导体数码管半导体数码管由由由由8 8个发光个发光个发光个发光二极管按一定形状组合后封装二极管按一定形状组合后封装二极管按一定形状组合后封装二极管按一定形状组合后封装而成。每个发光二极管实质上而成。每个发光二极管实质上而成。每个发光二极管实质上而成。每个发光二极管实质上
30、是一个是一个是一个是一个PNPN结，当外加正向电压结，当外加正向电压结，当外加正向电压结，当外加正向电压时发光。右图是由时发光。右图是由时发光。右图是由时发光。右图是由7 7只条状发只条状发只条状发只条状发光二极管和光二极管和光二极管和光二极管和1 1只点状发光二极只点状发光二极只点状发光二极只点状发光二极管组成的半导体数码管。管组成的半导体数码管。管组成的半导体数码管。管组成的半导体数码管。7 7只只只只条状发光二极管分别为条状发光二极管分别为条状发光二极管分别为条状发光二极管分别为8 8字图字图字图字图形的一段，控制不同字段的形的一段，控制不同字段的形的一段，控制不同字段的形的一段，控制不
31、同字段的二极管发光，就可显示不同的字形。如二极管发光，就可显示不同的字形。如二极管发光，就可显示不同的字形。如二极管发光，就可显示不同的字形。如7 7段全亮时，就段全亮时，就段全亮时，就段全亮时，就显示数字显示数字显示数字显示数字“8”“8”。 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成由七段发光二极管构成由七段发光二极管构成2021/6/737gfedcba 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例：共阳极接法共阳极接法a b c d e f g 1 0 0 1 1
32、 1 10 0 1 0 0 1 0低低电电平平时时发发光光高高电电平平时时发发光光abcdefg共阴极接法共阴极接法共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba2021/6/738 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码( ( ( (共阳极共阳极共阳极共阳极) ) ) )100110000007个个4位位2021/6/739七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0
33、 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 0 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 71 0 0 0 0 0 0 0 0 0 0 81 0 0 1 0 0 0 0 1 0 0 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码若使用共阴极数码管，则将表中的若使用共阴极数码管，则将表中的若使用共阴极数码管
34、，则将表中的若使用共阴极数码管，则将表中的0 0和和和和1 1对换。对换。对换。对换。2021/6/740把上页状态表写出逻辑式并化简得：把上页状态表写出逻辑式并化简得：把上页状态表写出逻辑式并化简得：把上页状态表写出逻辑式并化简得：按上述逻辑关系并增添试灯、灭灯等功能，集成按上述逻辑关系并增添试灯、灭灯等功能，集成按上述逻辑关系并增添试灯、灭灯等功能，集成按上述逻辑关系并增添试灯、灭灯等功能，集成为一片芯片，型号为一片芯片，型号为一片芯片，型号为一片芯片，型号74LS4774LS47，其管脚图如下页。，其管脚图如下页。，其管脚图如下页。，其管脚图如下页。2021/6/741显示译码器显示译码
35、器显示译码器显示译码器74LS4774LS47的管脚图的管脚图的管脚图的管脚图1 1161674LS4774LS47B BC CLTLTD DA Ae ea ab bc cd df fg gU UccccGNDGNDRBIRBI图中第图中第图中第图中第3 3、4 4、5 5脚均是脚均是脚均是脚均是低电平有效低电平有效低电平有效低电平有效。故有的书用符号：。故有的书用符号：。故有的书用符号：。故有的书用符号：LTLT、 、RBIRBI表示。表示。表示。表示。2021/6/742显示译码器显示译码器74LS47的逻辑功能表的逻辑功能表输输 入入输输 出出显显 示示D Aa g1000000008（
36、试灯）（试灯）8421码码译码译码显示显示09LTLT RBIRBI11 100000111111111动态灭灯动态灭灯 01111111熄灭熄灭2021/6/74374LS4774LS47与七段显示与七段显示与七段显示与七段显示器件的连接器件的连接器件的连接器件的连接显示译码器显示译码器显示译码器显示译码器输出与数码管对输出与数码管对输出与数码管对输出与数码管对接时，要分别串接时，要分别串接时，要分别串接时，要分别串一只一只一只一只100100 的限流的限流的限流的限流电阻，否则烧坏电阻，否则烧坏电阻，否则烧坏电阻，否则烧坏数码管。数码管。数码管。数码管。b bf fa ac c d d e
37、 eg gb bf fa ac c d d e eg gD D C C B B A A+5V+5VGNDGNDLTLTRBIRBI+5V+5V2021/6/74474LS4774LS47与七段显示与七段显示与七段显示与七段显示器件的连接器件的连接器件的连接器件的连接显示译码器输显示译码器输显示译码器输显示译码器输出与数码管对接出与数码管对接出与数码管对接出与数码管对接时，七段发光二时，七段发光二时，七段发光二时，七段发光二极管也可以共用极管也可以共用极管也可以共用极管也可以共用一只一只一只一只100100 的限流的限流的限流的限流电阻，只要电阻电阻，只要电阻电阻，只要电阻电阻，只要电阻功率足够
38、。功率足够。功率足够。功率足够。b bf fa ac c d d e eg gb bf fa ac c d d e eg gD D C C B B A A+5V+5VGNDGNDLTLTRBIRBI+5V+5V2021/6/745数据分配器和数据选择器数据分配器和数据选择器 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条
39、公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。使能端使能端使能端使能端多路选择器多路选择器多路选择器多路选择器多路分配器多路分配器多路分配器多路分配器发发发发送送送送端端端端接接接接收收收收端端
40、端端IYD0D1D2D3SA0A1传输线传输线传输线传输线A0A1D0D1D2D3S数据选数据选数据选数据选择控制择控制择控制择控制数据分数据分数据分数据分配控制配控制配控制配控制2021/6/746一、一、 数据选择器数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0控制信号控制信号2021/6/74711&111&1YD0D1D2D3A0A1S1000000“ “与与与与” ”门被封锁，门被封锁，门被封锁，门被封锁，选择器不工作。选择器
41、不工作。选择器不工作。选择器不工作。CT74LS153型型4选选1数据选择器数据选择器2021/6/74811&111&1YD0D1D2D3A0A1S01D0000“ “与与与与” ”门打开，门打开，门打开，门打开，选择器工作。选择器工作。选择器工作。选择器工作。001100由控制端决定选择由控制端决定选择哪一路数据输出。哪一路数据输出。选中选中D02021/6/749多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及 A/D A/D 转换器中。转换器中。转换器中。转换器中。由逻辑图写出逻辑表
42、达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式CT74LS153功能表功能表使能使能选选 择择输出输出SA0A1Y10000001100110D3D2D1D0 1SA11D31D21D11D01W 地地CT74LS153（双（双4选选1）2D32D22D12D02WA02SUCC151413121110916132456782021/6/750例例1：用用用用2 2片多路选择器选择片多路选择器选择片多路选择器选择片多路选择器选择8 8路信号路信号路信号路信号CT74LS153（双（双4选选1）2D32D22D12D02WA02SUCC1514131211109161SA
43、11D31D21D11D01W 地地13245678A0A1A211YD0D1D2D3D4D5D6D7=0=0D0D3D0D3如：如：A2A1A0=010，输，输出出Y=1D2=D2。2021/6/751例例1：用用用用2 2片多路选择器选择片多路选择器选择片多路选择器选择片多路选择器选择8 8路信号路信号路信号路信号CT74LS153（双（双4选选1）2D32D22D12D02WA02SUCC1514131211109161SA11D31D21D11D01W 地地13245678A0A1A211YD0D1D2D3D4D5D6D7=1=0D4D7D4D7如：如：A2A1A0=110，输，输出出
44、Y=2D2=D6。2021/6/752例例2：用用用用CT74LS151CT74LS151CT74LS151CT74LS151型型型型8 8 8 8选选选选1 1 1 1数据选择器实现逻辑函数据选择器实现逻辑函数据选择器实现逻辑函数据选择器实现逻辑函数式数式数式数式 Y=AB+BC+CAY=AB+BC+CACT74LS151CT74LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A10D40D50D60D7000101 000011100110101111解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻
45、辑函数式用最小项表示解：将逻辑函数式用最小项表示数据选择器的逻辑函数式数据选择器的逻辑函数式数据选择器的逻辑函数式数据选择器的逻辑函数式2021/6/753比较以上两式，得：比较以上两式，得：比较以上两式，得：比较以上两式，得：若令数据选择器的选择端若令数据选择器的选择端A2 = A、 A1=B、 A0 = C，即将其选择端作为输入变即将其选择端作为输入变量端；而令数据输入端量端；而令数据输入端D3 =D5=D6 = D7 =“1”， D0 =D1=D2 = D4 = “0”，即可即可实现输出实现输出Y，如图所示。，如图所示。CT74LS151ABCYSD7D6D5D4D3D2D1D0“1”A
46、2A1A02021/6/754用用用用n n 位地址输入的数据选择器，可以产生任何位地址输入的数据选择器，可以产生任何位地址输入的数据选择器，可以产生任何位地址输入的数据选择器，可以产生任何一种输入变量数不大于一种输入变量数不大于一种输入变量数不大于一种输入变量数不大于n n +1+1的组合逻辑函数。的组合逻辑函数。的组合逻辑函数。的组合逻辑函数。设计时可以采用设计时可以采用设计时可以采用设计时可以采用函数式比较法函数式比较法函数式比较法函数式比较法。控制端作为。控制端作为。控制端作为。控制端作为输入端，数据输入端可以综合为一个输入端。输入端，数据输入端可以综合为一个输入端。输入端，数据输入端
47、可以综合为一个输入端。输入端，数据输入端可以综合为一个输入端。4 4选选选选1 1数据选择器输出的逻辑式：数据选择器输出的逻辑式：数据选择器输出的逻辑式：数据选择器输出的逻辑式：比较两式，可令：比较两式，可令：比较两式，可令：比较两式，可令：要实现的函数式：要实现的函数式：要实现的函数式：要实现的函数式：例如：例如：例如：例如：2021/6/755二、二、 数据分配器数据分配器将一个数据将一个数据将一个数据将一个数据分时分时分时分时分送到多个输出端输出。分送到多个输出端输出。分送到多个输出端输出。分送到多个输出端输出。数数数数据据据据输输输输入入入入控制信号控制信号控制信号控制信号使能端使能端
48、使能端使能端D DY Y0 0Y Y1 1Y Y2 2Y Y3 3S SA A1 1A A0 0数据输出端数据输出端数据输出端数据输出端确定芯片是否工作确定芯片是否工作确定芯片是否工作确定芯片是否工作确定将信确定将信确定将信确定将信号送到哪号送到哪号送到哪号送到哪个输出端个输出端个输出端个输出端2021/6/756数据分配器的功能表数据分配器的功能表Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0使能使能使能使能控控控控 制制制制输输输输 出出出出S SA A0 0A A1 11 10 00 00 00 00 00 01 11 10 00 01 11 10 0D D0 00 00 0 0
49、 00 0D D0 00 00 00 00 0D D0 00 00 00 00 0D D2021/6/757应用举例应用举例一、一、 交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯在正常情况下，交通信号灯在正常情况下，红灯红灯红灯红灯(R)亮亮停车停车黄灯黄灯黄灯黄灯(Y)亮亮准备，准备，绿灯绿灯绿灯绿灯(G)亮亮通行，正通行，正常时，只有一个灯亮。如果灯全不亮或全亮或常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。两个灯同时亮，都是故障。解：解：解：解：灯亮灯亮灯亮灯亮 “1” “1” “1” “1”表示，灯灭表示，灯灭表示，灯灭表示，灯灭 “0” “0” “0” “
50、0”表示，表示，表示，表示，故障故障故障故障 “1” “1” “1” “1”表示，正常表示，正常表示，正常表示，正常 “0” “0” “0” “0”表示，表示，表示，表示，输入信号三个，输出信号一个输入信号三个，输出信号一个2021/6/758 1. 1. 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 0 0 0 1 R R Y Y G F F0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 2. 2. 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式3. 3. 化简可得化简可得化简可得化简可得: :为减少所用门数，将上式变换为为减少所用门数，将上式变换为为减少所用门数，将上式变换为为减少所用门数，将上式变换为: :2021/6/759 4. 4. 画画画画逻辑图逻辑图逻辑图逻辑图 发生故障时，发生故障时，发生故障时，发生故障时，F F=1=1，晶体管导通，继电器，晶体管导通，继电器，晶体管导通，继电器，晶体管导通，继电器KAKA通电，其触点闭合，故障指示灯亮。通电，其触点闭合，故障指示灯亮。通电，其触点闭合，故障指示灯亮。通电，其触点闭合，故障指示灯亮。FGYR&11&11KAKAKAKA+UCC220V220V2021/6/760部分资料从网络收集整理而来，供大家参考，感谢您的关注！
