《模拟电路与数字电路：第9章_组合逻辑电路》由会员分享，可在线阅读，更多相关《模拟电路与数字电路：第9章_组合逻辑电路（64页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑电路数字逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路第第9章章 组合逻辑电路组合逻辑电路1电电路路任任一一时时刻刻的的输输出出状状态态只只决决定定于于该该时时刻刻各各输入状态的组合，而与电路的原状态无关。输入状态的组合，而与电路的原状态无关。组组合合电电路路就就是是由由门门电电路路组组合合而而成成，电电路路中中没没有记忆单元，没有反馈通路。有记忆单元，没有反馈通路。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、
2、A2 2、Ai） 组合逻辑电路的特点组合逻辑电路的特点29.1 9.1 组合电路的分析和设计组合电路的分析和设计分析过程一般包含分析过程一般包含3 3个步骤：个步骤：例：例：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。9.1.1 组合电路的一般分析方法组合电路的一般分析方法根据逻辑图根据逻辑图写出表达式写出表达式并化简并化简根据表达式根据表达式列出真值表列出真值表根据真值表根据真值表分析其功能分析其功能3解：解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量中间变量P。（2）化简与变换：化
3、简与变换：（3）由表达式列出真值表。由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致时，三个变量不一致时，电路输出为电路输出为“1”，所以这个电路，所以这个电路称为称为“不一致电路不一致电路”。4 设计过程的基本步骤：设计过程的基本步骤：例例1 1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表： （2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：9.1.2 组合电路的一般设计方法组合电路的一般设计方法12345 （3）化简。得最简与）化简。得最简
4、与或表达式：或表达式： （4 4）画出逻辑图。）画出逻辑图。如果，要求用与非门实现该逻辑电路，如果，要求用与非门实现该逻辑电路，就应将表达式转换成就应将表达式转换成与非与非与非与非表达式：表达式： 画出逻辑图如图所示。画出逻辑图如图所示。 6例例2 2：设设计计一一个个电电话话机机信信号号控控制制电电路路。电电路路有有I0（火火警警）、I1（盗盗警警）和和I2（日日常常业业务务）三三种种输输入入信信号号，通通过过排排队队电电路路分分别别从从L0、L1、L2输输出出，在在同同一一时时间间只只能能有有一一个个信信号号通通过过。如如果果同同时时有有两两个个以以上上信信号号出出现现时时，应应首首先先接
5、接通通火火警警信信号号，其其次次为为盗盗警警信信号号，最最后后是是日日常常业业务务信信号号。试试按按照照上上述述轻轻重重缓缓急急设设计计该该信信号号控控制制电电路路。要要求求用用集集成成门门电电路路7400（每片含（每片含4个个2输入端与非门）实现。输入端与非门）实现。 解：解：（1）列真值表：）列真值表：（2）由由真真值值表表写写出出各各输输出的逻辑表达式：出的逻辑表达式：7（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式： （4）画出逻辑图。）画出逻辑图。89.2 MSI9.2 MSI构成的组合逻辑电路构成的组合逻辑电路9.2.1 自顶向下的模块化设计方法自顶向下
6、的模块化设计方法9.2.2 编码器编码器代码信号译码编码译译译译码码码码：将将具具有有特特定定含含义义的的输输入入代代码码译译成成( (转转换换成成) )相相应应的的输输出出信信号号，以以此此输输出出信信号号来来识识别别输入的代码输入的代码. .编编码码：对对输输入入信信号号按按一一定定的的规规律律编编排排，赋赋予予以以一定的代码输出，即将信号一定的代码输出，即将信号代码。代码。9所所谓谓编编码码就就是是将将特特定定含含义义的的输输入入信信号号（文文字字、 数数字字、 符符号号）转转换换成成二二进进制制代代码码的的过过程程。实实现现编编码码操操作作的的数数字字电电路路称称为为编编码码器器。按按
7、照照编编码码方方式式不不同同，编编码码器器可可分分为为普普通通编编码码器器和和优优先先编编码码器器; ; 按按照照输输出出代代码码种种类类的的不不同同，可可分分为为二二进进制编码器和非二进制编码器。制编码器和非二进制编码器。9.2.2 编码器编码器10 若若输输入入信信号号的的个个数数N N与与输输出出变变量量的的位位数数n n满满足足n n, ,此此电电路路称称为为二二进进制制编编码码器器。任任何何时时刻刻只只能能对对其其中中一一个个输输入入信信息息进进行行编编码码, , 即即输输入入的的N N个个信信号号是是互互相相排排斥斥的的, , 它它属属于于普普通通编编码码器器。若若编编码码器器输输
8、入入为为四四个个信信号号，输输出出为为两两位位代代码码，则则称称为为4 4线线-2-2线线编编码码器器（或或/ /线编码器）线编码器）1. 二进制编码器二进制编码器11 解：（解：（1）确定输入、输出变量个数）确定输入、输出变量个数: 由题意知输入由题意知输入为为I0、 I1、I2、I3四个信息，输出为四个信息，输出为Y0、Y1，当对当对Ii编码编码时为时为1，不编码为，不编码为0，并依此按，并依此按Ii下角标的值与下角标的值与Y0、Y1二二进制代码的值相对应进行编码。进制代码的值相对应进行编码。Ii Y1 Y0I0I1I2I3 0 0 0 1 1 0 1 1例：例：设计一个设计一个4线线-2
9、线的编码器。线的编码器。（）（） 化简化简（）列编码表（）列编码表（）（） 画编码器电路画编码器电路12 最常见是最常见是8421 BCD码编码码编码器，如图器，如图3.7所示。其中所示。其中, 输入信输入信号号I0I9代表代表09共共10个十进制个十进制信号，输出信号信号，输出信号Y0Y3为相应二为相应二进制代码。进制代码。2. 二二-十进制编码器十进制编码器二二 - 十十进进制制编编码码器器是是指指用用四四位位二二进进制制代代码码表表示示一一位十进制数的编码电路，位十进制数的编码电路， 也称也称0线线线编码器。线编码器。 n由图可以写出由图可以写出各输出逻辑函各输出逻辑函数式为数式为:13
10、 8421 BCD码编码器功能表码编码器功能表n 根据逻辑函数式列出功能表如表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3 Y2 Y1 Y01 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1
11、 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 114优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。 例：电话室有三种电话， 按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。 解解（）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表；用Y1, Y2表示输出编码。 优先编码器优先编码器15 （）
12、列真值表 输 入 输 出 A B C Y1 Y2 1 0 1 0 0 1 0 0 0 1 1 0（） 写逻辑表达式（） 画优先编码器逻辑图163. 通用编码器集成电路通用编码器集成电路17优先编码器优先编码器74LS148的功能表的功能表输入是能断 输 入输出扩展输出使能输出1000000000 1 1 1 1 1 1 1 10 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1110000000010111
13、1111118n优先编码器优先编码器74LS148的扩展的扩展n 用74LS148优先编码器可以多级连接进行扩展功能, n如用两块74LS148可以扩展成为一个16线4线优先编码器, 如图所示。 对上图分析可以看出, 高位片S1=0允许对输入I8 I15编码，YS1=1，S2=1，则高位片编码，低位片禁止编码。但若I8I15都是高电平，即均无编码请求，则YS1=0允许低位片对输入I0I7编码。显然，高位片的编码级别优先于低位片。19n 优先编码器74LS148的应用n 74LS148编码器的应用是非常广泛的。 例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及
14、符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。 还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度， 则检测传感器输出一个0电平到74LS148编码器的输入端， 编码器编码后输出三位二进制代码到微处理器进行控制。20组组 合合 逻逻 辑辑把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译
15、出输入变量的全部状态，故又称为变量译码器。9.2.3 译码器译码器1、二进制译码器、二进制译码器2班周1组组 合合 逻逻 辑辑二进制译码器二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号组组 合合 逻逻 辑辑逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列组组 合合 逻逻 辑辑二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。2、二
16、、二-十进制译码器（十进制译码器（8421 BCD码译码器）码译码器）把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。组组 合合 逻逻 辑辑真值表真值表组组 合合 逻逻 辑辑逻辑表达式逻辑表达式逻辑图逻辑图组组 合合 逻逻 辑辑将与门换成与非门，则输出为反变量，即为低电平有效。组组 合合 逻逻 辑辑3、通用译码器集成电路、通用译码器集成电路74LS138A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。组组 合合 逻逻 辑辑真值表真值表输输入入：自然二进制码：自
17、然二进制码输输出出：低电平有效：低电平有效组组 合合 逻逻 辑辑74LS138的级联的级联组组 合合 逻逻 辑辑二 十进制译码器74LS42 (a) 符号图; （b） 管脚图组组 合合 逻逻 辑辑74LS42二二-十进制译码器功能表十进制译码器功能表 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 111 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 1
18、1 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1由表可知，当 A3A2A1A0=0000时， 输出Y0=0。它对应的十进制数为0。其余输出依次类推。 组组 合合 逻逻 辑辑数数数数据据据据分分分分配配配配器器器器: :实实现现将将一一个个输输入入通通道道上的信号送到多个输出中的某一个的功能的逻辑电路。4、译码器做数据分配器译码器做数据分配器译码器做数据分配器译码器做数据分配器一路数据输入，分成多路输出(注意，是有选择
19、地分配)Df1DEMUX分配控制分配器分配器组组 合合 逻逻 辑辑 1路路-4路数据分配器路数据分配器由地址码决定将输入数据送给哪路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据组组 合合 逻逻 辑辑逻辑图逻辑图组组 合合 逻逻 辑辑集成数据分配器及其应用集成数据分配器及其应用把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由由74LS138构成的构成的1路路-8路数据分配器路数据分配器数据输入端数据输入端G1=1G2A=0地址输入端地址输入端组组 合合 逻逻 辑辑数据分配器的应用数据分配器的应用数据分配器
20、和数据选择器一起构成数据分时传送系统数据分配器和数据选择器一起构成数据分时传送系统组组 合合 逻逻 辑辑上上述述译译码码器器，对对应应一一个个输输入入代代码码有有一一个个输输出出信信号号(Y=0)来指示，但不显示代码所表示的数值。来指示，但不显示代码所表示的数值。在在数数字字系系统统中中，常常常常需需要要将将所所表表示示的的数数字字量量直直观观地地显示出来，其作用显示出来，其作用 供人们读取处理的结果供人们读取处理的结果 监视数字系统的工作情况监视数字系统的工作情况5、数显译码器数显译码器数显译码器数显译码器组组 合合 逻逻 辑辑7段显示器荧光数码管， 亮度高，功耗大液晶显示器， 亮度低，功耗
21、小（1）半导体数码管）半导体数码管abgfedc组组 合合 逻逻 辑辑有选择性地使各段亮或熄，可得到要求的显示符号。例如要求显示9, 则a, b, c, f, g应亮，其他段应熄。abgfc其他情况的显示其他情况的显示其他情况的显示其他情况的显示abfe0cdb1c e2gabdagdbc3fg4bccgfad56fegdc7abcabgfe8cdabgfc e10d9ggdc1112131415bgfagfdgfed本7段显示器为低电平显示，即给显示段以低电平信号，该段就亮组组 合合 逻逻 辑辑（2）显示译码器）显示译码器真值表仅适用于共阴极LED真值表真值表逻辑表达式逻辑表达式组组 合合
22、逻逻 辑辑逻辑图逻辑图集成显示译码器集成显示译码器74LS48引脚排列图引脚排列图 数据选择器按要求从多路输入选择一路输出，根据输入端的个数分为四选一、八选一等等。其功能如图所示的单刀多掷开。9.2.4 数据选择器数据选择器多路选择器多路选择器多路选择器多路选择器多路数据输入，选中某一路作为输出傩入出WD1MUX选择器选择器选择控制 如图所示是四选一选择器的逻辑图和符号图。其中, A1、A0为控制数据准确传送的地址输入信号, D0D3供选择的电路并行输入信号, 为选通端或使能端，低电平有效。当 =1时，选择器不工作，禁止数据输入。 =0时，选择器正常工作允许数据选通。由图可写出四选一数据选择器
23、输出逻辑表达式 1. 1. 数据选择器的电路结构数据选择器的电路结构数据选择器的电路结构数据选择器的电路结构&1111A0A1ED1D0D2D3Y四选一A1A0ED0D1D2D3Y 输入输出 A1 A2 Y 1 0 0 0 0 0 1 0 1 0 0 1 10D0D1D2D374LS151数据选择器（a） 符号图; (b) 管脚图 74LS151是一种典型的集成电路数据选择器。如图所示是74LS151的管脚排列图。它有三个地址端A2A1A0。可选择D0D7八个数据，具有两个互补输出端W和 。2. 2. 通用数据选择器集成电路通用数据选择器集成电路通用数据选择器集成电路通用数据选择器集成电路74
24、LS151的功能表的功能表 A2 A1 A0 W 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1D0 D1 D2D3D4D5D6D7 利用数据选择器，当使能端有效时，将地址输入、数据输入代替逻辑函数中的变量实现逻辑函数。 例: 试用八选一数据选择器74LS151产生逻辑函数 解 把逻辑函数变换成最小项表达式： 3. 3. 数据选择器的应用数据选择器的应用数据选择器的应用数据选择器的应用(1) 用数据选择器实现组合逻辑函数(2) 用数据选择器的其他应用举例1) 分时多路传输电路2) 并行数码比较器 八选一
25、数据选择器的输出逻辑函数表达式为 若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图3.23所示。 图3.23 例9的逻辑图 例: 用数据选择器实现三变量多数表决器。 解三变量多数表决器在例1中已分析, 其逻辑表达式为 Y=AB+BC+AC 则有： D0 = D1 = D2 = D4 = 0 D3 = D5 = D6 = D7 = 1 画出逻辑图如图所示9.2.5 加法器加法器 算术运算电路是数字系统和计算机中不可缺少的单元电路，包括加、减、乘和除四种类型，而加运算是最基础的，因为其他几种运算都可分解成若干步加
26、法运算进行。 (1) 半加器（HA） 半加器是只考虑两个加数本身， 而不考虑来自低位进位的逻辑电路。 设计一位二进制半加器, 输入变量有两个，分别为加数A和被加数B; 输出也有两个，分别为和数S和进位C。 列真值表如表3.15所示。 1. 1. 基本加法器电路基本加法器电路基本加法器电路基本加法器电路加数本位的和向高位的进位能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。（2）全加器（）全加器（FA）全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号
27、用与门和或门实现用与门和或门实现 用与或非门实现用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：9.2.6 数值比较器数值比较器在数字系统中, 特别是在计算机中, 经常需要比较两个数A和B的大小, 数值比较器就是对两个位数相同的二进制数A、B进行比较，其结果有AB、AB和AB三种可能性。 输入 输出 A B YAB YAB3，则则A一一定定大大于于B; 反反之之, 若若A3B3，则则一一定定有有A小小于于B；若若A3B3，则则比比较较次次高高位位A2和和B2, 依依此此类类推推直直到到比比较较到到最最低低位位，若各位均相等，则若各位均相等，则A=B。 四位数字比较器功能表四
28、位数字比较器功能表 A3B3 A2B2 A1B1 A0B0 IAB IAB IAB FAB FAB FAB A3B3 1 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2B2 A1B1 1 0 0 A3=B3 A2B2 A1B1 0 1 0 A3=B3 A2B2 A1=B1 A0B0 1 0 0A3=B3 A2B2 A1=B1 A0B0 0 1 0A3=B3 A2B2 A1=B1 A0=B0 1 0 0 1 0 0A3=B3 A2B2 A1=B1 A0=B0 0 1 0 0 1 0A3=B3 A2B2 A1=B1 A0=B0 0 0 1 0 0 1 本章作业本章作业P219 第第1、2、4、
