《最新存储系统及半导体存储器PPT课件》由会员分享，可在线阅读，更多相关《最新存储系统及半导体存储器PPT课件（89页珍藏版）》请在金锄头文库上搜索。
1、存储系统及半导体存储器存储系统及半导体存储器6.1 存储系统与半导体存储器的分类存储系统与半导体存储器的分类6.1.1 6.1.1 存储系统存储系统计算机的计算机的存存储储器器外存储器外存储器作用：用于存放当前运行的作用：用于存放当前运行的程序和数据，是主机一部分。程序和数据，是主机一部分。特点：通常用半导体存储器特点：通常用半导体存储器作为内存储器。内存速度较高，作为内存储器。内存速度较高，CPU可直接读写。可直接读写。作用：用于存放暂时不用的作用：用于存放暂时不用的程序和数据。程序和数据。特点：容量大、速度较低、特点：容量大、速度较低、CPU不能直接读写。不能直接读写。内存储器内存储器存储
2、系统存储系统 通过软、硬件结合，形成了内存通过软、硬件结合，形成了内存-外存的存储层次，外存的存储层次，即存储系统。即存储系统。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点2.半导体存储器的性能指标半导体存储器的性能指标（4）可靠性）可靠性指存储器对环境温度与电磁场等变化的抗干扰能力。指存储器对环境温度与电磁场等变化的抗干扰能力。大大规规模模集集成成电电路路结结构构的的平平均均无无故故障障时时间间一一般般都都在在几几千千小小时时以上。以上。（5）集成度）集成度对于半导体存储器来说，集成度是一个重要的衡量指标。对于半导体存储器来说，集成度是一个重要的衡量指标。集成度是指在平方毫米
3、芯片上集成基本电路的数量。集成度是指在平方毫米芯片上集成基本电路的数量。其其它它技技术术指指标标还还有有功功耗耗、性性价价比比等等指指标标，其其中中功功耗耗含含维维持持功耗和操作功耗。功耗和操作功耗。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（1）RAM的分类及特点的分类及特点按器件原理分：双极型和按器件原理分：双极型和MOS型型双极型双极型RAM主要主要TTL型、型、ECL型。型。MOS型型RAM。静态静态SRAM动态动态DRAM 特点是集成度介于双极型特点是集成度介于双极型RAM与动态与动态RAM之间，不需要刷新，之间，不需要刷新，
4、易用电池备用电源，功易用电池备用电源，功耗也在双极型和动态耗也在双极型和动态RAM之间。之间。特点是存取速度高，但集成度低、特点是存取速度高，但集成度低、功耗大、成本高。目前主要用于速功耗大、成本高。目前主要用于速度要求高的微型机中。度要求高的微型机中。信息会自然丢失，须（信息会自然丢失，须（2ms）定时刷新。集）定时刷新。集成度最高，比静态成度最高，比静态RAM功耗低，价格便宜。功耗低，价格便宜。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（1）RAM的分类及特点的分类及特点按器件原理分：双极型和按器件原理分：双极型和MOS型型双极型双
5、极型RAMMOS型型RAM。分静态。分静态SRAM、动态、动态DRAM集成随机存储器集成随机存储器IRAMIRAM是将动态存储器的刷新逻辑电路是将动态存储器的刷新逻辑电路和和DRAM集成在一起，具有集成在一起，具有DRAM的高集的高集成度，不需要外部刷新电路和使用方便等成度，不需要外部刷新电路和使用方便等IRAM特点特点6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（2）ROM的分类及特点的分类及特点掩膜只读存储器掩膜只读存储器MROM 掩膜只读存储器掩膜只读存储器MROM是芯片厂家用用光刻工是芯片厂家用用光刻工艺掩膜对存储器进行编程，一旦
6、制造完毕，其内艺掩膜对存储器进行编程，一旦制造完毕，其内容就不可更改。容就不可更改。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（2）ROM的分类及特点的分类及特点掩膜只读存储器掩膜只读存储器MROM可编程只读存储器可编程只读存储器PROM 可编程只读存储器可编程只读存储器PROM允许用户烧断允许用户烧断管子熔丝的方法一次性写入，一旦写入也管子熔丝的方法一次性写入，一旦写入也不可更改。不可更改。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（2）ROM的分类及特点的分类及特点掩膜只读存
7、储器掩膜只读存储器MROM可编程只读存储器可编程只读存储器PROM可擦除只读存储器可擦除只读存储器EPROMEPROM允许用户由专用编程器完成多次允许用户由专用编程器完成多次写入信息。写入之前应先擦除原来写入的写入信息。写入之前应先擦除原来写入的信息。用紫外光照射信息。用紫外光照射15分钟左右，芯片中分钟左右，芯片中信息被擦除。信息被擦除。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（2）ROM的分类及特点的分类及特点掩膜只读存储器掩膜只读存储器MROM可编程只读存储器可编程只读存储器PROM可擦除只读存储器可擦除只读存储器EPROM可电
8、改写的只读存储器可电改写的只读存储器EEPROM 即用特定的电信号对其进行在线擦除、即用特定的电信号对其进行在线擦除、改写操作，因此很方便。特点是写入时改写操作，因此很方便。特点是写入时电压要求较高（电压要求较高（12V以上）、速度较慢。以上）、速度较慢。保存信息保存信息100年。年。6.1.2 半导体存储器的分类及特点半导体存储器的分类及特点3.半导体存储器的特点半导体存储器的特点（2）ROM的分类及特点的分类及特点掩膜只读存储器掩膜只读存储器MROM可编程只读存储器可编程只读存储器PROM可擦除只读存储器可擦除只读存储器EPROM可电改写的只读存储器可电改写的只读存储器EEPROM闪速存储
9、器（闪速存储器（FlashMemory） 特点是在不加电的情况下可以长期保存数据，特点是在不加电的情况下可以长期保存数据，又具有非易失性，还可以在线进行快速擦写又具有非易失性，还可以在线进行快速擦写与重写，兼有与重写，兼有EPROM和和SRAM的优点。的优点。6.2 存储器层次结构及译码电路存储器层次结构及译码电路6.2.1存储器层次结构存储器层次结构把把不不同同存存储储容容量量、存存取取速速度度和和价价格格的的存存储储器器按按层层次次结结构构组组成成多多层层存存储储器器，并并通通过过管管理理软软件件和和辅辅助助硬硬件件有有机机组组合合成成统统一一的的整整体体，使使所所存存放放的的程程序序和和
10、数数据据按按层层次次分分布布在在各各种种存存储器中。储器中。主主要要由由高高速速缓缓冲冲存存储储器器Cache、主主存存储储器器和和辅辅助助外外存存组组成。成。6.2.1存储器层次结构存储器层次结构图6.2 微型计算机存储层次图 呈现金字塔形结呈现金字塔形结构，越往上存储器构，越往上存储器件的速度越快，件的速度越快，CPU的访问频度越的访问频度越高；同时价格也越高；同时价格也越高，系统拥有量越高，系统拥有量越小。小。6.2.1存储器层次结构存储器层次结构图6.2 微型计算机存储层次图 寄存器位于塔顶端，寄存器位于塔顶端，数量有限、存取速度数量有限、存取速度最快。向下依次是最快。向下依次是Cac
11、he、主存储器、主存储器、辅助存储器。位于塔辅助存储器。位于塔底的存储设备，其容底的存储设备，其容量最大，每位价格最量最大，每位价格最低，但速度最慢。低，但速度最慢。6.2.1存储器层次结构存储器层次结构狭义三层：狭义三层：Cache、内存、外存。、内存、外存。广义四层：广义四层：加上加上CPU寄存器构成微寄存器构成微处理器四层存储体系。处理器四层存储体系。存储器的层次结构主要存储器的层次结构主要体现在缓存体现在缓存 主存和主存主存和主存 辅存这两个存储层次上。辅存这两个存储层次上。图6.2 微型计算机存储层次图6.2.2存储器片内译码存储器片内译码1.译码器的译码原理译码器的译码原理译码（解
12、码）：输入二进制代码译码（解码）：输入二进制代码对应的控制信号。对应的控制信号。译码器：一个有多个输入和多个输出的组合电路。译码器：一个有多个输入和多个输出的组合电路。图图6.4 译码器结构框图译码器结构框图输入输入n与输出与输出m关系关系2n=mA1A0Yi00Y001Y110Y211y36.2.2存储器片内译码存储器片内译码图图6.5 两位二进制译码器图两位二进制译码器图01111010010A1 A0011111111选通输入控制端选通输入控制端E6.2.2存储器片内译码存储器片内译码2.存储器片内译码方式存储器片内译码方式（1）单译码方式（一维译码）单译码方式（一维译码）（2）双译码方
13、式（二维译码）双译码方式（二维译码）单译码特点：单译码特点：译码电路简单；同样的存储译码电路简单；同样的存储单元，需要较多的输入线。单元，需要较多的输入线。地址线分成两组，一组作为行地址译码选择，另一地址线分成两组，一组作为行地址译码选择，另一组作为列地址译码选择，这样构成一种二维地址译码组作为列地址译码选择，这样构成一种二维地址译码方式。方式。6.2.2 存储器片内译码图图6.8 双译码存储器结构图双译码存储器结构图二维的矩阵方式广泛应用在集成电路中。二维的矩阵方式广泛应用在集成电路中。12根输入线根输入线一维译码一维译码212=4096需要需要4096根输出线根输出线二维译码二维译码212
14、=4096需要需要64+64=128输出线输出线6.3 随机存储器（随机存储器（RAMRAM）6.3.1 静态存储器（静态存储器（SRAMSRAM）由两个增强型的由两个增强型的NMOS反相器交叉耦合而成反相器交叉耦合而成图图6.9 静态存储电路内部结构图静态存储电路内部结构图1 10 0101.存储过程：正反馈存储过程：正反馈2.译码：行列均有效译码：行列均有效3.读取：经控制管输读取：经控制管输出到出到I/O线线4.特点特点:集成度低，功集成度低，功耗较大。耗较大。速度快，稳定；速度快，稳定；无刷新电路。无刷新电路。6.3.1 静态存储器静态存储器1.型号介绍型号介绍SRAM的不同规格，如的
15、不同规格，如2101（2564位）、位）、2102（1K1位）、位）、2114（1K4位）、位）、4118（1K8位）、位）、6116（2K8位）位）已停产，很难买到。已停产，很难买到。 现在常用型号：现在常用型号：6264（8K8位）和位）和62256（32K8位）等。位）等。 2. 61166116是是2KB静静态存储器芯片。态存储器芯片。6.3.1 静态存储器静态存储器表6-1 HM6116真值表工作方式I/O线状态功率状态H没没选中中高高 阻阻备用状用状态LL写写 入入DIN运行状运行状态LHL读 出出DOUT运行状运行状态LHH高高 阻阻运行状运行状态6.3.2 动态读写存储器（动态
16、读写存储器（DRAMDRAM）1.动态读写原理动态读写原理DRAM是利用是利用电容存储电荷的原理电容存储电荷的原理来保存信息的，它将晶体管电来保存信息的，它将晶体管电容的充电状态和放电状态分别作为容的充电状态和放电状态分别作为1和和0。特点：集成度高，功耗低。特点：集成度高，功耗低。速度慢于速度慢于SRAM，需要不断刷新。，需要不断刷新。写入时：写入时：写选线为写选线为1，T1导通；写入的数导通；写入的数据通过据通过T1管存储管存储到到T2管的管的Cg电电容中。容中。6.3.2 动态读写存储器（动态读写存储器（DRAMDRAM）1.动态读写原理动态读写原理DRAM是利用是利用电容存储电荷的原理
17、电容存储电荷的原理来保存信息的，它将晶体管电来保存信息的，它将晶体管电容的充电状态和放电状态分别作为容的充电状态和放电状态分别作为1和和0。特点：集成度高，功耗低。特点：集成度高，功耗低。速度慢于速度慢于SRAM，需要不断刷新。，需要不断刷新。读出时：读出时：先给预充脉冲，先给预充脉冲，T1导通，使读数导通，使读数据线寄生电容据线寄生电容Cg充电到充电到VDD，然后启动读选，然后启动读选线为线为1，进行读，进行读出操作。出操作。6.3.2 动态读写存储器（动态读写存储器（DRAMDRAM）2. DRAM的刷新的刷新刷新即对基本存储电路进行补充电荷刷新即对基本存储电路进行补充电荷 就是每隔一定时
18、间（一般就是每隔一定时间（一般2ms2ms）对）对DRAMDRAM的所有单元进行读出，经的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变。而使所存信息保持不变。（1）正常读）正常读/写存储器也是一次刷新写存储器也是一次刷新（2）每隔）每隔2mS单独周期性刷新一次单独周期性刷新一次结构上是采用按行刷新结构上是采用按行刷新-其时间称为刷新周期。其时间称为刷新周期。内部划分成小矩阵，这样所有的矩阵同时进行刷新。内部划分成小矩阵，这样所有的矩阵同时进行刷新。6.3.2 动态读写存储器（动态读写
19、存储器（DRAMDRAM）三种刷新方式三种刷新方式（1）集中刷新方式）集中刷新方式 在最大刷新时间间隔中，集中在一个时间段在最大刷新时间间隔中，集中在一个时间段对芯片的每一行都进行刷新。对芯片的每一行都进行刷新。优点是存储器的利用率高，控制比较简单。优点是存储器的利用率高，控制比较简单。但不适合实时性较强的系统使用。但不适合实时性较强的系统使用。 将各刷新周期安排在每个正常读写周期之后。将各刷新周期安排在每个正常读写周期之后。刷新方式的时序控制比较简单，对存储器的读刷新方式的时序控制比较简单，对存储器的读写没有长时间的写没有长时间的“死区死区”。但刷新过于频繁，存储。但刷新过于频繁，存储器的效
20、率过低。器的效率过低。 根据存储器需要同时刷新的最大行数，计算出根据存储器需要同时刷新的最大行数，计算出每一行的间隔时间，通过定时电路提出刷新请求每一行的间隔时间，通过定时电路提出刷新请求进行一次刷新操作。进行一次刷新操作。现大多数计算机都采用的是异步刷新方式。现大多数计算机都采用的是异步刷新方式。（2）分散刷新方式）分散刷新方式（3）异步刷新方式）异步刷新方式6.3.2 动态读写存储器（DRAM）3.DRAM芯片举例芯片举例 目前常用的有目前常用的有4164（64K1Bit）、）、41256（256K1Bit）、）、41464（64K4Bit）和）和414256（256K4Bit）等类型。）
21、等类型。（1）DRAM4164的存储芯片结构的存储芯片结构6.3.2 动态读写存储器（DRAM）（2）414256的存储芯片结构的存储芯片结构组成：组成： 存储阵列存储阵列读出放大器与读出放大器与I/O门门控制电路控制电路行地址缓冲行地址缓冲/译码器译码器列地址缓冲列地址缓冲/译码器译码器数据输入数据输入/出缓冲器出缓冲器刷新控制刷新控制/计数器计数器时钟发生器时钟发生器6.3.2 动态读写存储器（DRAM）（2）414256的存储芯片结构的存储芯片结构存储器访问存储器访问:行和列地址两次输入行和列地址两次输入首先锁存首先锁存9位行地位行地址址A8A0;然后再锁存然后再锁存9位列位列地址地址A
22、8A0。经译码选中存储单经译码选中存储单元，在读元，在读/写控制信写控制信号控制下读取信息。号控制下读取信息。6.3.2 动态读写存储器（DRAM）（2）414256的存储芯片结构的存储芯片结构刷新：刷新：读出时须预充读出时须预充电，即每次读电，即每次读写均一次刷新。写均一次刷新。需要每需要每8ms刷刷新一次。刷新时新一次。刷新时通过在通过在512个行地个行地址间按顺序循环址间按顺序循环进行刷新，可以进行刷新，可以分散刷新，也可分散刷新，也可以连续刷新。以连续刷新。6.3.2 动态读写存储器（DRAM）（3）增强型动态存储芯片）增强型动态存储芯片1M4位位EDRAM的结构框图的结构框图 20位
23、内存地址位内存地址高高11位位低低9位位（2048行）行）（512列）列）A10A0A8A0下一次读优先比较下一次读优先比较行地址，行地址相同行地址，行地址相同时，从缓冲行读出对时，从缓冲行读出对应列。否则，如上驱应列。否则，如上驱动。动。两优点：两优点：读出期间读出期间可同时刷新；允许在可同时刷新；允许在写操作完成的同时启写操作完成的同时启动同一行的读操作。动同一行的读操作。6.3.2 动态读写存储器（DRAM）要点：要点：1.数据线与芯片位数一致，一般为数据线与芯片位数一致，一般为8位居多；位居多；2.控制线一般具有读、写、片选信号；控制线一般具有读、写、片选信号；3.地址线随芯片存储容量
24、线性变化。地址线随芯片存储容量线性变化。1K单元：单元：1024=21010根地址线根地址线2K=11根，根，4K=12根根8K=13根根但二次锁存地址的芯片有差别。但二次锁存地址的芯片有差别。6.4 只读存储器只读存储器(ROM)图图6.16 掩膜掩膜ROM存储结构图存储结构图6.4.1掩膜掩膜ROM位位单元元D3D2D1D0单元01010单元11101单元20101单元301106.4.2 可擦编程只读存储器可擦编程只读存储器(EPROM)(EPROM)图图6.17 浮栅浮栅MOS EPROM存储电路存储电路反向电压反向电压1.EPROM的存储单元电路的存储单元电路PN结势垒结势垒D、S之
25、间导通之间导通EPROM27C64A0A12：是：是13位地址线。位地址线。D0D7：是：是8位数据线。位数据线。6.4.2 可擦编程只读存储器可擦编程只读存储器(EPROM)(EPROM)2.典型典型EPROM芯片芯片（2716、2732停产）、停产）、2764、27128、27256等。等。 27C64、27C128、27C256等等CHMOS型。型。27C64引脚图引脚图VPP：编程电源，编程时，应加：编程电源，编程时，应加12.5V编程电源；编程电源；正常工作时，连接正常工作时，连接+5V电源。电源。PGM：是编程脉冲输入。：是编程脉冲输入。CE：片选信号，低电平有效：片选信号，低电平
26、有效OE：输出，当：输出，当OE=0时，被时，被选中可读出；选中可读出；当当OE=1时，禁止读出。时，禁止读出。6.4.2 可擦编程只读存储器可擦编程只读存储器(EPROM)(EPROM)27C64读出时序读出时序 27C64 的工作方式的工作方式 方式 CE# OE# PSEN#VPPD7D0读LLH5VDOUT维 持H5V高阻编 程LHL12.5VDIN编程校验LLH12.5VDOUT编程禁止H12.5V高阻6.4.3 电可擦只读存储器电可擦只读存储器(EEPROM)(EEPROM) 擦除：擦除：若若VG的极性相反也可以使电荷的极性相反也可以使电荷从浮空栅流向漏极；还可按字节擦除。从浮空栅
27、流向漏极；还可按字节擦除。编程：编程：隧道隧道二极管，它在二极管，它在第二栅与漏极第二栅与漏极之间电压之间电压VG的作用下，使的作用下，使电荷通过它流电荷通过它流向浮空栅。向浮空栅。6.4.4 Flash（闪速）存储器（闪速）存储器 闪速存储器是以单晶体管闪速存储器是以单晶体管EPROM单元为基础单元为基础。具有可靠的非易失性、电擦除性；具有可靠的非易失性、电擦除性；经济的高密度，低成本；固体性；经济的高密度，低成本；固体性；可直接执行。能够用于程序代码和数据存可直接执行。能够用于程序代码和数据存储的理想媒体；储的理想媒体；迅速清除整个器件所有内容，可字节操作；迅速清除整个器件所有内容，可字节
28、操作；擦除和重新编程几十万次。擦除和重新编程几十万次。擦写速度快，接近于擦写速度快，接近于RAM。6.5 CPU6.5 CPU与存储器的连接与存储器的连接问题引入：问题引入：实验箱实验箱6.5 CPU6.5 CPU与存储器的连接与存储器的连接问题引入：问题引入：用户应用板用户应用板1用户应用板用户应用板26.5 CPU6.5 CPU与存储器的连接与存储器的连接6.5.1连接存储器的基本问题连接存储器的基本问题1.把握要领把握要领-紧扣三总线紧扣三总线CPU与存储器连接示意与存储器连接示意 AB 地址总线与容量对应；地址总线与容量对应；均经锁存器与均经锁存器与M全部对应相连全部对应相连接。接。
29、DB数据总线根据数据总线根据4、8位不位不同，分别与高同，分别与高8位或低位或低8位对位对应连接。应连接。 CB控制总线一般考虑控制总线一般考虑CS、WE、RD、M/IO及相应的控及相应的控制逻辑。制逻辑。6.5.1 6.5.1 连接存储器的基本连接存储器的基本问题问题2.综合考虑的因素综合考虑的因素1）CPU总线的带负载能力总线的带负载能力可加驱动器或缓冲器可加驱动器或缓冲器2）速度匹配与时序控制）速度匹配与时序控制尽量选快速芯片尽量选快速芯片3）数据通路匹配数据通路匹配 存储器以字节为，存储器以字节为，16位或位或32位数据，放连续的几个位数据，放连续的几个内存单元中，称为内存单元中，称为
30、“字节编址结构字节编址结构”。（奇、偶体）。（奇、偶体）4）合理的内存分配）合理的内存分配分为分为ROM区和区和RAM区区单元的位数与其数据线数相对应单元的位数与其数据线数相对应： 3.3.存储器的片选与地址分配存储器的片选与地址分配 10位地址，位地址，1024单元单元8位地址，位地址，256单元单元 1) 1) 正确连接存储器的关键点正确连接存储器的关键点合理分配存储空间，并正确译码！合理分配存储空间，并正确译码！芯片的片选信号芯片的片选信号和和字选字选控制控制当当CS （或（或CE） =0时，芯片被选中时，芯片被选中当当CS （或（或CE） = 1时，芯片被封锁时，芯片被封锁芯片单元与地
31、址线数相对应芯片单元与地址线数相对应存储容量存储容量10248=8K位位1K字节字节8根数据线根数据线 芯片选择：芯片选择：在芯片地址线位数的基础上扩展地在芯片地址线位数的基础上扩展地址线，址线， 3.3.存储器的片选与地址分配存储器的片选与地址分配每只芯片均有一条片选线每只芯片均有一条片选线CS(CE)，选通芯片。，选通芯片。片内地址：片内地址：由存储器芯片上地址线编码决定。由存储器芯片上地址线编码决定。扩展多芯片时解决扩展多芯片时解决2个问题：个问题：扩展线位数扩展线位数n与扩展芯片与扩展芯片N的关系为的关系为2n=N2)地址线位数扩展及地址分配地址线位数扩展及地址分配CS。并由扩展线控制
32、芯片的片选并由扩展线控制芯片的片选3.3.存储器的片选与地址分配存储器的片选与地址分配例如例如扩展扩展4片片4KB字节的存储器，则第字节的存储器，则第3只芯片的地址：只芯片的地址：A A1111 A A0 00 0 0 00 0 0 0 0 0 0 00 0 0 0 0 0 0 00 0 0 0B000HB000H1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1BFFFHBFFFH 1212位芯片内地址位芯片内地址同容量存储芯片的地址线扩展同容量存储芯片的地址线扩展扩展的地址编码放在高位，芯片地址扩展的地址编码放在高位，芯片地址编码放在低位。编码放在低
33、位。最低最低最高最高 A A15 15 A A14 14 A A13 13 A A1212 1 0 1 11 0 1 1 1 0 1 11 0 1 1 3 3位扩展地址位扩展地址 不同容量不同容量存储芯片地址线扩展存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。别位置插入无关位。3.3.存储器的片选与地址分配存储器的片选与地址分配例如例如扩展扩展1片片4K字节和字节和1片片8K字节存储器。字节存储器。 A A1414A A13 13 A A1212A A11 11 A A0 08KB芯片芯片100000000000000400
34、0H 1011111111111115FFFH4KB芯片芯片010000000000002000H 0 011111111111113FFFH插入无关位的第二种方法（可扩展的地址线充足时）插入无关位的第二种方法（可扩展的地址线充足时） 不同容量不同容量存储芯片地址线扩展存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。别位置插入无关位。3.3.存储器的片选与地址分配存储器的片选与地址分配例如例如扩展扩展1片片4K字节和字节和1片片8K字节存储器。字节存储器。 A A1515A A1414A A13 13 A A1212A A11
35、 11 A A0 08KB芯片芯片1000000000000008000H(A000H) 1011111111111119FFFH(BFFFH)4KB芯片芯片010000000000004000H(6000H) 0 011111111111114FFFH(6FFFH)6.5.2 6.5.2 存储器的译码方法存储器的译码方法1.线选译码法线选译码法方法：方法：用某一扩展位用某一扩展位直接作为片选信号。直接作为片选信号。优点：优点：无译码电路，线无译码电路，线路简单，成本低。路简单，成本低。缺点：缺点：有地址重叠现象有地址重叠现象,浪费大量的存储空间。浪费大量的存储空间。图图6.24存储器线选译码
36、电路图存储器线选译码电路图6.5.2 6.5.2 存储器的译码方法存储器的译码方法1.线选译码法线选译码法方法：方法：用某一扩展位用某一扩展位直接作为片选信号。直接作为片选信号。优点：优点：无译码电路，线无译码电路，线路简单，成本低。路简单，成本低。缺点：缺点：有地址重叠现象有地址重叠现象,浪费大量的存储空间。浪费大量的存储空间。图图6.24存储器线选译码电路图存储器线选译码电路图A14A13A12在同一时刻只能有一位为在同一时刻只能有一位为0其中：其中：A12=0选中片选中片1，地址空间为，地址空间为6000H6FFFH；（A15的无关）的无关）重叠区域之一为重叠区域之一为E000HEFFF
37、H;A13=0选中片选中片2，地址空间为，地址空间为5000H5FFFH；A14=0选中片选中片3，地址空间为，地址空间为3000H3FFFH。 A2 A1 A0 Yi 0 0 0 0 0 1 0 1 0 011 1 0 0 1 0 1 1 1 0 1 1 16.5.2 6.5.2 存储器的译码方法存储器的译码方法74LS-138是常用的3-8译码器图6.6片选控制译码逻辑译码逻辑011011 1011102.全译码法全译码法常用译码器有双常用译码器有双2-4译码器、译码器、3-8译码和译码和4-16译码器等。译码器等。6.5.2 6.5.2 存储器的译码方法存储器的译码方法2.全译码法全译码
38、法方法：方法：低位地址线作片内字低位地址线作片内字选；高位扩展线全部选；高位扩展线全部参加译码。参加译码。缺点：缺点：需加译码电路需加译码电路优点：优点：无地址重叠现象，地无地址重叠现象，地址空间唯一性。址空间唯一性。6.25全译码法的存储器系统电路图全译码法的存储器系统电路图6.5.2 6.5.2 存储器的译码方法存储器的译码方法3.混合译码法混合译码法一部分空余地址线参加译码一部分空余地址线参加译码一部分用于线选连接一部分用于线选连接图6.26片选方式的选择要片选方式的选择要根据系统复杂程度综根据系统复杂程度综合分析确定。合分析确定。6.5.3 存储器与存储器与CPU的连接的连接1.存储器
39、的分体结构存储器的分体结构8086CPU有有16位数据线位数据线高高8位位、低低8位存储体位存储体为何要分体：为何要分体：存储芯片数据线存储芯片数据线8位，位，CPU数据线数据线=16=16位位80486CPU有有32位数据线位数据线4个个8位的存储体位的存储体486四个存储体的选择信号：四个存储体的选择信号：BE0BE3Pentium有有8个存储体的体选信号：个存储体的体选信号：BE0BE7BHEBHEA A0 06.5.3 存储器与存储器与CPU的连接的连接1.存储器的分体结构存储器的分体结构6.5.3 存储器与存储器与CPU的连接的连接1.存储器的分体结构存储器的分体结构有效选中高有效选
40、中高8 8位（奇数体）位（奇数体）A0=0选中低选中低8位（偶数体）位（偶数体） 高位高位512k8 低位512k8 二者均有效二者均有效=00时，选中时，选中16位字位字6.5.3 存储器与存储器与CPU的连接的连接N1位芯片，位芯片，扩扩展展N个字个字节节，用，用8片并列成一片并列成一组组；1K4位芯片，位芯片，扩扩展展1KB,要用要用2片并列成一片并列成一组组。2.位扩展位扩展 用多块存储器芯片重叠使用。并成一个字节或字长用多块存储器芯片重叠使用。并成一个字节或字长的存储体。的存储体。 主要是数据线按位排列，存放数据的某个对应位，主要是数据线按位排列，存放数据的某个对应位，并行连接到并行
41、连接到CPU的数据线上。的数据线上。 组内每片的地址线、控制线并在一起；再与组内每片的地址线、控制线并在一起；再与CPU的的相应信号线连接。相应信号线连接。6.5.3 存储器与存储器与CPU的连接的连接2.位扩展位扩展读写片选控读写片选控制线组内并制线组内并联联组内各芯片组内各芯片地址线并联地址线并联数据线按位数据线按位组分别连接组分别连接DB6.5.3 存储器与存储器与CPU的连接的连接2.位扩展位扩展扩展第二组扩展第二组读写片选控读写片选控制线组内并制线组内并联联组内各芯片组内各芯片地址线并联地址线并联数据线按位数据线按位组分别连接组分别连接DB6.5.3 存储器与存储器与CPU的连接的连
42、接3.字扩展字扩展要领：要领：各位组地址线、数据线、读写控制线横向延各位组地址线、数据线、读写控制线横向延伸串联。片选线经译码器分别连接！伸串联。片选线经译码器分别连接！组组2组组1组组4组组3扩展容量扩展容量256B4组组=1KB（组内组内2564位位2片片）6.5.4 CPU与存储器典型连接与存储器典型连接1.设计地址译码电路设计地址译码电路步骤：步骤：（1）确定）确定( (扩展扩展) )地址线数地址线数（2）确定地址分配）确定地址分配（3）画地址分配图和位图）画地址分配图和位图（4）画出地址译码电路图并连接）画出地址译码电路图并连接 实用中，应尽可能选择大容量片，以简化电实用中，应尽可能
43、选择大容量片，以简化电路和减少板卡面积。路和减少板卡面积。6.5.4CPU与存储器典型连接与存储器典型连接例如例如27C64和和62C64构成构成32KB的的EPROM和和32KB的的SRAM(0000H0FFFH）。）。（1）确定地址线数）确定地址线数27C6462C64芯片上芯片上13根根A12A032KBROM需需4片片32KBRAM需需4片片8片；片；扩展扩展A15A13作片选作片选64KB连续地址空间需要连续地址空间需要16根根6.5.4CPU与与存储器典型连接存储器典型连接芯片芯片编号号类型与容量型与容量地址范地址范围0ROM 8KB0000H1FFFH1ROM 8KB2000H3
44、FFFH2ROM 8KB4000H5FFFH3ROM 8KB6000H7FFFH4RAM 8KB8000H9FFFH5RAM 8KBA000HBFFFH6RAM 8KBC000HDFFFH7RAM 8KBE000HFFFFH( (3) )画出画出地址分配表和地址位图地址分配表和地址位图( (2) )确定地址分配确定地址分配考虑地址连续，设计考虑地址连续，设计ROM占用前占用前32KB,地址范围地址范围07FFFH；RAM占用后占用后32KB,地址范围地址范围80000FFFFH。片片间地址地址线片内地址片内地址线A15A14A13A12A00000号ROM芯片0011号0102号0113号10
45、04号RAM芯片1015号1106号1117号6.5.4CPU与存储器典型连接与存储器典型连接考虑考虑M/IO=1才选中存储器，与才选中存储器，与G相连；相连；A15A13与译码与译码输入端输入端ABC连接。连接。（4 4）画出地址译码电路）画出地址译码电路问题！芯片内地址连问题！芯片内地址连续，但不适应分体结续，但不适应分体结构构6.5.4CPU与与存储器典型连接存储器典型连接芯片号芯片号类型与容量型与容量地址范地址范围0ROM 8KB0000H3FFFH 的偶数体1 8KB0000H3FFFH的奇数体奇数体2 8KB4000H7FFFH的偶数体3 8KB4000H7FFFH的奇数体奇数体4
46、RAM 8KB8000HBFFFH的偶数体5 8KB8000HBFFFH的奇数体奇数体6 8KBC000HFFFFH的偶数体7 8KBC000HFFFFH的奇数体奇数体( (3)画出画出分体结构分体结构地址分配表和地址位图地址分配表和地址位图( (2)确定地址分配确定地址分配片片间地址地址线片内地址片内地址线体选体选A15A14A13A1A0000号号ROMBHE#011号号A0102号号BHE#113号号A0004号号RAMBHE#015号号A0106号号BHE#117号号6.5.4CPU与存储器典型连接与存储器典型连接用用BHE和和A0作奇偶存储体控制信号；作奇偶存储体控制信号；A15A1
47、4与译码与译码输入端输入端B、C连接。连接。注意注意A端接地，端接地，M/IO接接G端！端！可用可用2四译码器四译码器(4)(4)画出地址译码电路画出地址译码电路6.5.4CPU与存储器典型连接与存储器典型连接前述前述64KB分存储体例题，与分存储体例题，与8086连接电路如下：连接电路如下：2.存储器与存储器与8086CPU的连接的连接BHE接接4片，片，A0接接4片；片；各各ROM两片，两片，RAM两片两片6.5.4CPU与存储器典型连接与存储器典型连接前述前述64KB分存储体例题，与分存储体例题，与8086连接电路如下：连接电路如下：ROM的偶数体是的偶数体是0、2片，奇片，奇数体是数体
48、是1、3片；片；RAM的偶数体是的偶数体是4、6片，奇片，奇数体是数体是5、7片。片。2.存储器与存储器与8086CPU的连接的连接6.5.4CPU与存储器典型连接与存储器典型连接前述前述64KB分存储体例题，与分存储体例题，与8086连接电路如下：连接电路如下：奇数体的奇数体的1、3片和片和5、7片数据线接到片数据线接到CPU的高的高8位位D15D8；偶数体的偶数体的0、2片和片和4、6片数据线接到片数据线接到CPU的低的低8位位D7D0；2.存储器与存储器与8086CPU的连接的连接6.5.4CPU与存储器典型连接与存储器典型连接前述前述64KB分存储体例题，与分存储体例题，与8086连接
49、电路如下：连接电路如下：问题：问题：部分译码有地址重叠！部分译码有地址重叠！也可以用也可以用A19A18A17高位译高位译码，中间插入无关位。码，中间插入无关位。2.存储器与存储器与8086CPU的连接的连接6.5.4CPU与存储器典型连接与存储器典型连接延伸一：改用延伸一：改用128K8，扩成，扩成1024KB存储器。（片上存储器。（片上17线，总线，总20线）线）观察改动！观察改动！译码：译码：A19A18片内：片内：A17A1容量：容量：512KB22.存储器与存储器与8086CPU的连接的连接6.5.4CPU与存储器典型连接与存储器典型连接2.存储器与存储器与8086CPU的连接的连接
50、延伸二：改用延伸二：改用128K8，扩成，扩成1024KB存储器为全存储器为全RAM。思考：仅全部改接思考：仅全部改接成成RAM应改动那些应改动那些连线？连线？RAMRAMRAMRAM31206.6 高速缓存高速缓存Cache及其工作原理及其工作原理在在慢慢速速的的DRAM和和快快速速CPU之之间间插插入入速速度度较较快快、容容量量较小的较小的SRAM，起到缓冲作用，又不使成本上升过高。，起到缓冲作用，又不使成本上升过高。原因：原因：程序访问的局部性。对局部范围的存储器地程序访问的局部性。对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象，址频繁访问，而对此范围以外的地址则访
51、问甚少的现象，就称为程序访问的局部性。就称为程序访问的局部性。加之循环程序段和子程序段要重复执行多次。加之循环程序段和子程序段要重复执行多次。方法：方法：不断地将与当前指令集相关联的一个不太大不断地将与当前指令集相关联的一个不太大的后继指令集从内存读到的后继指令集从内存读到Cache，然后再与，然后再与CPU高速传高速传送，从而达到速度匹配。送，从而达到速度匹配。6.6.1Cache的工作原理的工作原理6.6.1 Cache的工作原理的工作原理操操作作：CPU对对数数据据请请求求时时，通通常常先先访访问问Cache；不不命中再访问存储器，获取的同时，也把它拷进命中再访问存储器，获取的同时，也把
52、它拷进Cache。命中率：命中率：Cache空间与主存空间保持适当比例的空间与主存空间保持适当比例的映射关系，命中率还会较高的。映射关系，命中率还会较高的。图6.34 CPU访问Cache和内存关系图6.6.2Cache的组织方式的组织方式地地址址映映像像：CPU把把内内存存数数据据复复制制到到Cache时时，将将内内存存地址经某种函数处理后，地址经某种函数处理后，写入写入Cache标志字段标志字段的过程。的过程。地址变换：地址变换：在程序执行时，把主存地址变换为访问在程序执行时，把主存地址变换为访问Cache地址的过程。地址的过程。Cache与内存的三种映像关系与内存的三种映像关系1.全相联
53、映像方式全相联映像方式 要将主存的要将主存的全部地址全部地址写入写入Cache的标志字段。内存的的标志字段。内存的一个区块可以映像到一个区块可以映像到Cache的任何一个地方。的任何一个地方。1.全相联映像方式全相联映像方式图6.35 全相联映像规则图 图6.36 联映像地址变换过程比较：主存的整个地址比较：主存的整个地址与与Cache中的每一个单中的每一个单元的标志字段比较。元的标志字段比较。优点：优点：冲突概率最低，冲突概率最低，Cache利利用率最高。用率最高。缺点：缺点：全比较而使查表速度难以全比较而使查表速度难以提高，且控制线路复杂，提高，且控制线路复杂，成本太高。适宜小容量成本太高
54、。适宜小容量Cache。 2.直接映像方式直接映像方式 内存中每一块只能一一对应到内存中每一块只能一一对应到Cache的（唯一的）相的（唯一的）相应位置上。仅将主存的应位置上。仅将主存的区段号区段号写入写入Cache的标志字段。的标志字段。比较：仅主存区段号比较：仅主存区段号=标志字段内容？标志字段内容？访问：主存区段内偏访问：主存区段内偏移地址去访问移地址去访问Cache一个单元。一个单元。唯一对应唯一对应映像关系映像关系直直接接映映像像优优点点：硬硬件件控控制制电电路路简简单单，只只需需容容量量较较少少的的按按地地址址访访问问的的区区号号标标志志表表存存储储器器，且且访访问问Cache与与
55、访访问问区区号号表表、比较区号表的操作同时进行。比较区号表的操作同时进行。直直接接映映像像缺缺点点：最最致致命命Cache块块冲冲突突率率高高。只只要要两两个个或或以以上上的的经经常常使使用用的的块块恰恰好好被被映映像像到到Cache同同一一个个块块位位置置上上时时，就会使就会使Cache的命中率急剧下降。的命中率急剧下降。2.直接映像方式直接映像方式3. 组相联映像方式组相联映像方式内内存存的的一一个个区区块块可可以以映映像像到到Cache几几个个特特定的区块中。定的区块中。原原理理：将将Cache空空间间和和内内存存地地址址空空间间都都分分成成组组，各各组之间是直接映像，但组内各块则是全相
56、联映像。组之间是直接映像，但组内各块则是全相联映像。当当分分组组中中每每一一组组块块数数为为“1”时时，就就成成了了直直接接映映像像；当每一组块数和当每一组块数和Cache块数相同时就成了全相联映像。块数相同时就成了全相联映像。优点：优点：是命中率比直接映像方式稍高。是命中率比直接映像方式稍高。缺点：缺点：是控制器比较复杂。是控制器比较复杂。6.6.3Cache 的数据更新方法的数据更新方法问题提出：问题提出：Cache与内存数据不一致。与内存数据不一致。数据传送时，数据传送时，Cache更新，内存未变；更新，内存未变；DMA传送时，内存更新，传送时，内存更新，Cache未变。未变。 1.Ca
57、che已更新，内存未更新已更新，内存未更新（1）通写方式）通写方式CPU写写Cache时，时，Cache控制器立即写对应内存。控制器立即写对应内存。6.6.3Cache 的数据更新方法的数据更新方法问题提出：问题提出：Cache与内存数据不一致。与内存数据不一致。数据传送时，数据传送时，Cache更新，内存未变；更新，内存未变；DMA传送时，内存更新，传送时，内存更新，Cache未变。未变。 1.Cache已更新，内存未更新已更新，内存未更新（1）通写方式）通写方式（2）缓冲通写方式）缓冲通写方式Cache和内存之间增加一个缓冲器。和内存之间增加一个缓冲器。要要改改写写的的数数据据先先存存在在
58、缓缓冲冲器器中中，在在CPU进进入入下下一一个个操操作时，缓冲器的内容才被写入内存。作时，缓冲器的内容才被写入内存。6.6.3Cache 的数据更新方法的数据更新方法问题提出：问题提出：Cache与内存数据不一致。与内存数据不一致。数据传送时，Cache更新，内存未变； DMA传送时，内存更新，Cache未变。 1.Cache已更新，内存未更新已更新，内存未更新（1）通写方式）通写方式（2）缓冲通写方式）缓冲通写方式（3）回写方式）回写方式Cache每每个个区区块块都都设设置置一一个个更更新新标标记记位位，CPU对对Cache中某一块写入后，更新标志位置中某一块写入后，更新标志位置“1”。当当
59、Cache中中区区块块要要被被新新的的内内存存区区块块替替换换时时，如如更更新新位位=1时时，则则Cache控控制制器器先先把把Cache现现有有的的内内容容写写入入内内存相应位置，并把更新标志清存相应位置，并把更新标志清“0”，再做替换再做替换。6.6.3Cache 的数据更新方法的数据更新方法2.内存已更新，内存已更新，Cache未更新未更新有有4种防止方法种防止方法（1）总线监视法）总线监视法由由Cache控控制制器器随随时时监监视视系系统统地地址址总总线线，若若有有数数据据写写入入内内存存，并并与与Cache中中区区块块号号对对应应，则则自自动动将将Cache中中的的区区块块标标记记为
60、为“无无效效”，并由控制器对，并由控制器对Cache进行更新。进行更新。（2）硬件监视法）硬件监视法外外加加硬硬件件电电路路，使使Cache本本身身能能观观察察到到内内存存中中已已映映像像区区块块的的所所有操作。有操作。一一种种办办法法是是将将所所有有其其它它部部件件对对内内存存的的存存取取都都通通过过同同一一个个Cache来完成。来完成。另另外外一一个个办办法法是是广广播播式式：给给每每一一个个部部件件都都配配备备各各自自Cache，广播更新。广播更新。6.6.3Cache 的数据更新方法的数据更新方法（3）划出不可高速缓存存储区法）划出不可高速缓存存储区法在在内内存存中中划划出出一一个个区区域域作作为为各各个个部部件件的的共共享享区区，这这个个区区域域的的内内容容永永远远不不能能被被取取到到Cache，CPU对对这这个个区区域域的的访访问也必须是直接的，而不能通过问也必须是直接的，而不能通过Cache来进行。来进行。（4）Cache清除法清除法是是将将Cache中中已已经经更更新新的的内内容容写写回回到到内内存存，同同时时清清除除Cache中中所所有有的的数数据据。如如果果在在进进行行一一次次这这样样的的内内存存写写入入时时，系统中的所有的系统中的所有的Cache做一次大清除。做一次大清除。本章结束本章结束结束语结束语谢谢大家聆听！谢谢大家聆听！89
