《电工电子技术课程课件组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电工电子技术课程课件组合逻辑电路.ppt（125页珍藏版）》请在金锄头文库上搜索。
1、组合逻辑电路组合逻辑电路本章教学基本要求本章教学基本要求掌握与门、或门、非门、异或门的逻辑功能。了解掌握与门、或门、非门、异或门的逻辑功能。了解TTLTTL集成与非门及电压传输特性和主要参数，了解集成与非门及电压传输特性和主要参数，了解CMOSCMOS门电路的特点，了解三态门的概念。门电路的特点，了解三态门的概念。掌握逻辑代数的基本运算法则和应用逻辑代数分析掌握逻辑代数的基本运算法则和应用逻辑代数分析简单的组合逻辑电路。简单的组合逻辑电路。了解加法器、了解加法器、84218421编码器和二进制译码器的工作原编码器和二进制译码器的工作原理，以及七段理，以及七段LEDLED显示译码驱动器的功能。显
2、示译码驱动器的功能。本章讲授学时本章讲授学时: 5: 5学时学时 自学学时自学学时: 10: 10学时学时主要内容主要内容 逻辑代数与逻辑门逻辑代数与逻辑门 组合逻辑电路组合逻辑电路 逻辑门应用电路逻辑门应用电路 本章小结本章小结逻辑代数与逻辑门电路逻辑代数与逻辑门电路 数制与码制数制与码制 逻辑运算与逻辑门电路逻辑运算与逻辑门电路 逻辑代数的运算法则逻辑代数的运算法则 逻辑函数的表示与化简逻辑函数的表示与化简数制与码制数制与码制(1)概述概述按物理量的变化规律的特点，可将其按物理量的变化规律的特点，可将其分为两大类：数字量和模拟量。分为两大类：数字量和模拟量。模拟量模拟量在时间上或数值上是连
3、续的。在时间上或数值上是连续的。tu正弦波信号正弦波信号锯齿波信号锯齿波信号tu模拟信号模拟信号表示模拟量的信号。表示模拟量的信号。数制与码制数制与码制(2)数字量数字量在时间上和数量上都是离散的。在时间上和数量上都是离散的。数字信号数字信号表示数字量的信号。表示数字量的信号。数字电路数字电路工作在数字信号下的电子电路。在数字电路中，工作在数字信号下的电子电路。在数字电路中，晶晶体管工作在开关状态，即工作在截止和饱和状态；体管工作在开关状态，即工作在截止和饱和状态；注重研究输入输出间的逻辑关系，注重研究输入输出间的逻辑关系，主要的工具是逻主要的工具是逻辑代数辑代数，电路的功能用真值表、逻辑函数
4、式和波形电路的功能用真值表、逻辑函数式和波形图表示。图表示。脉冲信脉冲信号号tu数制与码制数制与码制(3)数制与码制数制与码制 数制数制多位数码中每一位的构成方多位数码中每一位的构成方法和从低位到高位的进位规则称为数制。法和从低位到高位的进位规则称为数制。 十进制、二进制、八进制、十六进制十进制、二进制、八进制、十六进制数制与码制数制与码制(4)数制与码制数制与码制1.1.十进制十进制以以1010为基数的计数体制为基数的计数体制表示数的十个数码：表示数的十个数码：(0 (0 9) 9)表示方法：用表示方法：用1010的幂相加表示的幂相加表示特点：逢十进一特点：逢十进一, ,故称为十进制。故称为
5、十进制。称：称：1010i i权（进位基数的幂）权（进位基数的幂）数制与码制数制与码制(5)数制与码制数制与码制二进制数二进制数以以2为基数的计数体制为基数的计数体制特点：逢二进一，所以叫二进制。特点：逢二进一，所以叫二进制。称：称：2 2i权（进位基数的幂）权（进位基数的幂）表示方法：用表示方法：用2 2的幂相加表示的幂相加表示表示的数码：表示的数码：1和和0数制与码制数制与码制(6)数制与码制数制与码制任意进制数任意进制数称：R 进位基数称：Ri 权（进位基数的幂）称：Ki 为相应的系数数制与码制数制与码制(7)数制与码制数制与码制数制的转换数制的转换d d3 3、d d2 2、d d1
6、1、d d0 0分别为相应位的二进制数码分别为相应位的二进制数码1 1或或0 0。数制与码制数制与码制(8)数制与码制数制与码制数制的转换数制的转换292914147 73 31 10 02 22 22 22 22 2余余1(d1(d0 0) )余余0(d0(d1 1) )余余1(d1(d2 2) )余余1(d1(d3 3) )余余1(d1(d4 4) ) 注意注意: :二进制加法运二进制加法运算同逻辑加法运算的含算同逻辑加法运算的含义是不同的。前者是数义是不同的。前者是数的运算，而后者表示逻的运算，而后者表示逻辑关系。二进制加法为辑关系。二进制加法为1+1=101+1=10，而逻辑加则为，而
7、逻辑加则为1+1=11+1=1数制与码制数制与码制(9)数制与码制数制与码制数制的转换数制的转换0.675 21.35取整数取整数1(d-1)0.35 2 = 0.7 取整数取整数0(d-2)0.7 2 = 1.4 取整数取整数1(d-3)0.4 2 =0.8 取整数取整数0(d-4)0.8 2 =1.6 取整数取整数1(d-5)0.6 2 = 1.4 取整数取整数1(d-6)高位高位低位低位数制与码制数制与码制(10)数制与码制数制与码制码制码制 在数字电路中，将用来区分不同的事物的一在数字电路中，将用来区分不同的事物的一种数码称为种数码称为代码代码，它不具有数量大小的含义。为，它不具有数量
8、大小的含义。为每个事物编制代码，即为每个事物编制代码，即为编码编码。为便于记忆和处。为便于记忆和处理，在编码时总要遵循一定的规则，这些规则就理，在编码时总要遵循一定的规则，这些规则就叫做叫做码制码制。编码可以有多种，数字电路中所用的主要是二编码可以有多种，数字电路中所用的主要是二十进制码（十进制码（BCDBCD码）。码）。BCDBCDBinary Coded DecimalBinary Coded Decimal数制与码制数制与码制(11)数制与码制数制与码制码制码制二进制代码二进制代码 若需要编码的信息数量为若需要编码的信息数量为N N，则用作代码则用作代码的二进制数的位数的二进制数的位数n
9、 n应该满足应该满足数制与码制数制与码制(12)数制与码制数制与码制几种常见的二进制编码几种常见的二进制编码8421码码2421码码5421码码余余3码码格雷码格雷码000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501010101100010000111601100110100110010101701110111101010100100810001110101110111100910011111110011001101权权84212
10、4215421数制与码制数制与码制(13)数制与码制数制与码制几种常见的二进制编码几种常见的二进制编码84218421码码：代码中从左到右每一位的：代码中从左到右每一位的1 1分别表示十进制数分别表示十进制数8 8、4 4、2 2、1 1。每一位的。每一位的1 1代表的十进制数称为这一位的权。将二进制代代表的十进制数称为这一位的权。将二进制代码各位分别与其权相乘后加起来，结果就是该代码所代表的十进码各位分别与其权相乘后加起来，结果就是该代码所代表的十进制数。如代码制数。如代码10001000表示十进制数表示十进制数1 18+08+04+04+02+02+01=81=8。54215421码码：代
11、码中从左到右每一位的权分别是：代码中从左到右每一位的权分别是5 5、4 4、2 2、1 1。如代码如代码10001000表示十进制数表示十进制数1 15+05+04+04+02+02+01=51=5。24212421码码：代码中从左到右每一位的权分别是：代码中从左到右每一位的权分别是2 2、4 4、2 2、1 1。如代码如代码10111011表示十进制数表示十进制数1 12+02+04+14+12+12+11=51=5。余余3 3码码：若把每一个余若把每一个余3 3码看作码看作4 4位二进制数，则它的数值位二进制数，则它的数值比它所代表的十进制数码多比它所代表的十进制数码多3 3。如。如010
12、10101代表十进制数代表十进制数2 2。逻辑运算与逻辑门电路逻辑运算与逻辑门电路(1)概述概述 开关电路应用的电子器件是数字电路的基本元件。开关电路应用的电子器件是数字电路的基本元件。它只有接通和断开两种状态，所以，只有两种取值它只有接通和断开两种状态，所以，只有两种取值“0”0”和和“1”1”，我们把这种二值变量称为，我们把这种二值变量称为逻辑变量逻辑变量。 数字电路的输入信号和输出信号之间的关系称为数字电路的输入信号和输出信号之间的关系称为逻辑关系或逻辑函数逻辑关系或逻辑函数。 数字电路所进行的二值运算就叫数字电路所进行的二值运算就叫逻辑运算逻辑运算，研究，研究这种运算规律的数学叫这种运
13、算规律的数学叫逻辑代数逻辑代数（布尔代数）。所以，（布尔代数）。所以，数字电路也称为数字电路也称为逻辑电路逻辑电路。逻辑运算与逻辑门电路逻辑运算与逻辑门电路(2)1.1.与运算及与运算及“与与”门电路门电路决定事件决定事件F F的所有条件的所有条件A A和和B B都满足时，事件都满足时，事件F F才发生才发生, ,则称逻辑函数则称逻辑函数F F是逻辑变量是逻辑变量A A和和B B的的“逻辑与逻辑与”。“与门与门”的的逻辑电路逻辑电路设设开关开关通为通为“1 1”，断为，断为“0 0” 灯灯亮为亮为“1 1”，暗为，暗为“0 0”ABF+ +- -逻辑表达式：逻辑表达式：F=AB=AB真值表：真
14、值表：A B F0 0 00 1 01 0 01 1 1 逻辑运算与逻辑门电路逻辑运算与逻辑门电路(3)1.1.与运算及与运算及“与与”门电路门电路逻辑门符号：逻辑真值表：逻辑真值表：A B F0 00 11 01 1 0 0 0 1运算规则与逻辑门电路逻辑表达式：逻辑表达式：逻辑运算与逻辑门电路逻辑运算与逻辑门电路(4)2.2.或或运运算及算及“与与”门电路门电路决定事件决定事件F F的所有条件的所有条件A A和和B B只要有一个或一个以上得到满足时，只要有一个或一个以上得到满足时，事件事件F F就发生，则称逻辑函数就发生，则称逻辑函数F F是逻辑变量是逻辑变量A A和和B B的的“逻辑或逻
15、辑或”。设设开关开关通为通为“1 1”，断为，断为“0 0” 灯灯亮为亮为“1 1”，暗为，暗为“0 0”真值表真值表: :A B F0 0 00 1 11 0 11 1 1 逻辑表达式：逻辑表达式：F=A+B“或门或门”逻辑门电路逻辑门电路ABF+ +- -逻辑运算与逻辑门电路逻辑运算与逻辑门电路(5)2.2.或或运运算及算及“与与”门电路门电路逻辑表达式：逻辑表达式：或逻辑门电路或逻辑门电路逻辑门符号：逻辑门符号：逻辑真值表：逻辑真值表：A B F0 00 11 01 1 0 1 1 1运算规则运算规则逻辑运算与逻辑门电路逻辑运算与逻辑门电路(6)3.3.非非运运算及算及“非非”门电路门电
16、路决定事件决定事件F F的条件的条件A A不具备时，事件不具备时，事件F F才发生，则称逻才发生，则称逻辑函数辑函数F F是逻辑变量是逻辑变量A A的的“逻辑非逻辑非”。真值表：真值表：逻辑表达式：逻辑表达式：A FA F0 10 11 01 0设设开关开关通为通为1 1，断为，断为0 0 灯灯亮为亮为1 1，灯为，灯为0 0“非门非门”逻辑门电路逻辑门电路A AF F+ +- -逻辑运算与逻辑门电路逻辑运算与逻辑门电路(7)3.3.非非运运算及算及“非非”门电路门电路逻辑表达式：逻辑表达式：非逻辑门电路非逻辑门电路逻辑门符号：逻辑门符号：逻辑真值表：逻辑真值表：A F 1 0 0 1 运算规
17、则运算规则逻辑运算与逻辑门电路逻辑运算与逻辑门电路(8)二极管二极管“与门与门”电路电路电路电路: :DADBDCRABCF+12VABCF&符号符号: :74LS0874LS09等等表达式表达式: : F=ABC F=ABC逻辑运算与逻辑门电路逻辑运算与逻辑门电路(9)二极管二极管“与门与门”电路电路工作原理:DADBDCRABCF+12VABCF&符号符号: :表达式表达式: F=ABC: F=ABC有低出低，全高出高ABC F0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1真值表：真值表：逻辑运算与逻辑门电路逻辑运算与逻辑门
18、电路(10)二极管二极管“或门或门”电路电路DADBDCRABCF-12V电路电路: :符号符号: :74LS32ABCF1逻辑运算与逻辑门电路逻辑运算与逻辑门电路(11)二极管二极管“或门或门”电路电路DADBDCRABCF-12V工作原理工作原理: :有高出高有高出高, ,全低出低全低出低表达式表达式: :F=A+B+CF=A+B+CA B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1真值表真值表: :逻辑运算与逻辑门电路逻辑运算与逻辑门电路(12)三极管三极管“非门非门”电路电路工作原理工作原理:
19、:高出低高出低, ,低出高低出高真值表真值表: :逻辑表达式为逻辑表达式为A F 1 0 0 1 R1DR2AF+12V +3V嵌位二极管嵌位二极管逻辑运算与逻辑门电路逻辑运算与逻辑门电路(13)4.与非逻辑运算及与非逻辑运算及“与非与非”门门逻辑函数表达式逻辑函数表达式: :逻辑门符号逻辑门符号: :真值表真值表: :A B CA B C F F0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0工作原理工作原理 ：全全“
20、1 1”出出“0 0”，有有“0 0”出出“1 1”逻辑运算与逻辑门电路逻辑运算与逻辑门电路(14)5.5.或非逻辑运算及或非逻辑运算及“或非或非”门门逻辑函数表达式逻辑函数表达式: :逻辑门逻辑门: :真值表真值表: :工作原理：工作原理：A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 0 0 0 0 0 0 0全全“0”出出1”，有有“1”出出“0”逻辑运算与逻辑门电路逻辑运算与逻辑门电路(15)6.6.与与或非逻辑运算及或非逻辑运算及“与或非与或非”门门逻辑表达式逻辑表达式: :与或非逻辑门与或非逻辑门:&逻辑运算与逻辑门电路逻辑运算与
21、逻辑门电路(16)7.7.异异或逻辑运算及或逻辑运算及“异或异或”门门逻辑表达式：逻辑表达式：符号：符号：真值表：真值表：A B F0 00 11 01 1 0 1 1 0逻辑规则：只有当逻辑规则：只有当逻辑规则：只有当逻辑规则：只有当A A、B B取值相异时取值相异时取值相异时取值相异时（即（即（即（即A=1,B=0A=1,B=0或或或或A=0,B=1),A=0,B=1),函数函数函数函数F F的取值为的取值为的取值为的取值为1 1, ,否则为否则为否则为否则为0 0。逻辑运算与逻辑门电路逻辑运算与逻辑门电路(17)8.8.同同或逻辑运算及或逻辑运算及“同或同或”门门 逻辑表达式：逻辑表达式
22、：符号：符号：真值表：真值表：A B F0 00 11 01 1 1 0 0 1逻辑规则：只有当逻辑规则：只有当逻辑规则：只有当逻辑规则：只有当A A、B B取值相同时取值相同时取值相同时取值相同时（即（即（即（即A=1,B=1A=1,B=1或或或或A=0,B=0),A=0,B=0),函数函数函数函数F F的取值为的取值为的取值为的取值为1 1, ,否则为否则为否则为否则为0 0。=A B逻辑运算与逻辑门电路逻辑运算与逻辑门电路(18)9.9.三态门三态门三态门就是指具有三种输出状态的门电路，即：它除了三态门就是指具有三种输出状态的门电路，即：它除了可输出高电平和低电平以外，还可以有第三种输出
23、状态可输出高电平和低电平以外，还可以有第三种输出状态高阻态（也称禁止状态）。此时，输出端相当于悬高阻态（也称禁止状态）。此时，输出端相当于悬空，和所有电路断开。空，和所有电路断开。控制信号输入端：控制信号输入端：EN EN 称为使能端。称为使能端。 逻辑符号逻辑符号：高电平使能高电平使能低电平使能低电平使能逻辑运算与逻辑门电路逻辑运算与逻辑门电路(19)9.9.三态门三态门高电平使能高电平使能低电平使能低电平使能ENENA ABCBCF高电平使能高电平使能F低电平使能低电平使能0 00 01 11 10 01 10 01 1高阻高阻高阻高阻0 01 10 01 1高阻高阻高阻高阻真值表：真值表
24、：逻辑运算与逻辑门电路逻辑运算与逻辑门电路(20)正逻辑与负逻辑正逻辑与负逻辑高电平高电平=1=1，低电平，低电平=0 =0 正逻辑正逻辑高电平高电平=0=0，低电平，低电平=1 =1 负逻辑负逻辑可以证明正负逻辑函数间满足对偶关系。可以证明正负逻辑函数间满足对偶关系。除特别声明以外，本书都采用正逻辑。除特别声明以外，本书都采用正逻辑。逻辑代数的运算法则逻辑代数的运算法则(1) 基基本本法法则则 0 0A=0A=0 1 1A=AA=A A AA=AA=A A A=0=00+A=A0+A=A1+A=11+A=1A+A=AA+A=AAA+ +=1=1逻辑代数的运算法则逻辑代数的运算法则(2) 基本
25、定理基本定理定理定理1 交换律交换律定理定理2 结合律结合律定理定理3 分配律分配律定理定理4 吸收律吸收律定理定理5 对和律对和律定理定理6 反演律反演律逻辑代数的运算法则逻辑代数的运算法则(3) 基本规则基本规则 任意一个逻辑等式，如果将等式中所有出现某一任意一个逻辑等式，如果将等式中所有出现某一变量的地方，都用同一个逻辑函数去置换，则此等式变量的地方，都用同一个逻辑函数去置换，则此等式仍然成立。仍然成立。2. 反演规律反演规律则只要将则只要将F中的所有中的所有“”变成变成“+”当已知逻辑函数当已知逻辑函数F，欲求欲求“+”变成变成“”；“0”变成变成“1”；“1”变成变成“0”。原变量。
26、原变量变成反变量，反变量变成原变量，即得变成反变量，反变量变成原变量，即得 。1. 1. 代入规则代入规则逻辑代数的运算法则逻辑代数的运算法则(3) 基本规则基本规则3. 对偶规则对偶规则 对任意一个逻辑函数对任意一个逻辑函数F，如果将其中的如果将其中的“”变成变成“+”， “+”变成变成“”； “0”变成变成“1”；“1”变成变成“0”所得到的新的逻辑函数所得到的新的逻辑函数F称为原函数的对偶称为原函数的对偶式。式。逻辑函数的表示与化简逻辑函数的表示与化简(1)逻辑函数的表示方法逻辑函数的表示方法逻辑函数化简方法逻辑函数化简方法逻辑函数的表示与化简逻辑函数的表示与化简(2)逻辑函数的表示方法
27、逻辑函数的表示方法逻辑变量和函数都仅有逻辑变量和函数都仅有0 0和和1 1两种取值。任何两种取值。任何一件具体的因果关系都可用一个逻辑函数描述。一件具体的因果关系都可用一个逻辑函数描述。逻辑函数式逻辑函数式逻辑函数的表示与化简逻辑函数的表示与化简(3)逻辑函数的表示方法逻辑函数的表示方法逻辑真值表逻辑真值表逻辑真值表逻辑真值表逻辑真值逻辑真值表简称真值表，是将输入表简称真值表，是将输入变量所有的取值下对应的变量所有的取值下对应的输出值找出来，以表格形输出值找出来，以表格形式一一对应地列出。式一一对应地列出。A B F0 00 11 01 1 0 1 1 0逻辑函数的表示与化简逻辑函数的表示与化
28、简(4)逻辑函数的表示方法逻辑函数的表示方法逻辑图逻辑图把逻辑函数中各变量之间的把逻辑函数中各变量之间的与、或、非与、或、非等逻辑关系用图形符号和连线表示出来。等逻辑关系用图形符号和连线表示出来。BA1YDC&Y1BAC&逻辑图逻辑图逻辑函数的表示与化简逻辑函数的表示与化简(5)逻辑函数的表示方法逻辑函数的表示方法将将n个变量的全部最小项各用一个小方块表示，并个变量的全部最小项各用一个小方块表示，并且将逻辑相邻的最小项排列在相邻的几何位置上，所且将逻辑相邻的最小项排列在相邻的几何位置上，所得到的阵列图就叫做得到的阵列图就叫做n变量最小项的变量最小项的卡诺图卡诺图。m3m2m1m0AB01012
29、变量卡诺图变量卡诺图m6m7m5m4m2m3m1m0ABC00011110013变量卡诺图变量卡诺图卡诺图卡诺图逻辑函数的表示与化简逻辑函数的表示与化简(6)逻辑函数的化简方法逻辑函数的化简方法1.并项法并项法逻辑函数的表示与化简逻辑函数的表示与化简(7)逻辑函数的化简方法逻辑函数的化简方法2.吸收法吸收法3.3.消去法消去法逻辑函数的表示与化简逻辑函数的表示与化简(8)逻辑函数的化简方法逻辑函数的化简方法4.配项法配项法逻辑函数的表示与化简逻辑函数的表示与化简(9)例题分析例题分析例例1 1 化简化简 采用并采用并项法项法 左式左式= =右式右式例例2 2 证明证明 逻辑函数的表示与化简逻辑
30、函数的表示与化简(10)例题分析例题分析证毕证毕例例3 3 证明证明 逻辑函数的表示与化简逻辑函数的表示与化简(11)卡诺图化简卡诺图化简1.1.逻辑函数的两种标准形式逻辑函数的两种标准形式最小项和最大项最小项和最大项最小项最小项在在n变量逻辑函数中，若乘积项变量逻辑函数中，若乘积项m包含所有包含所有n个变量，个变量，而且在而且在m中每个变量只能以原变量或反变量的形式出现一次，且中每个变量只能以原变量或反变量的形式出现一次，且仅出现一次。则称仅出现一次。则称m为该组变量的为该组变量的最小项最小项。例如。例如000000、001001、010010、011011、100100、101101、11
31、0110、111111，依次将最小项记作，依次将最小项记作m0 0m7 7。如。如m7 7表示最小项表示最小项ABC。n变量有变量有2n个最小项。如个最小项。如3变量有变量有23=8个最小项个最小项逻辑函数的表示与化简逻辑函数的表示与化简(12)卡诺图化简卡诺图化简1.1.逻辑函数的两种标准形式逻辑函数的两种标准形式最小项和最大项最小项和最大项最小项的性质：最小项的性质：对输入变量的任一取值组合，必有且仅有一个最小项为对输入变量的任一取值组合，必有且仅有一个最小项为1 1。所有最小项之和为所有最小项之和为1 1。任意两最小项的乘积为任意两最小项的乘积为0 0。若两个最小项只有一个因子互反、其它
32、相同，则称它们若两个最小项只有一个因子互反、其它相同，则称它们逻辑相逻辑相邻。逻辑相邻的两个最小项相加后，可合并为一项并消去互反的邻。逻辑相邻的两个最小项相加后，可合并为一项并消去互反的因子。因子。 和和具有逻辑相邻性，则具有逻辑相邻性，则如如逻辑函数的表示与化简逻辑函数的表示与化简(13)卡诺图化简卡诺图化简1.1.逻辑函数的两种标准形式逻辑函数的两种标准形式最小项和最大项最小项和最大项最大项最大项在在n变量逻辑函数中，若变量逻辑函数中，若M为为n个变量之和，而且在个变量之和，而且在M中每个变量只能以原变量或反变量的形式出现一次，且仅出现一中每个变量只能以原变量或反变量的形式出现一次，且仅出
33、现一次。则称次。则称M为该组变量的为该组变量的最大项最大项。例如。例如000000、001001、010010、011011、100100、101101、110110、111111，依次将最大项记作，依次将最大项记作M0 0M7 7。如。如M4 4表示最大项表示最大项 。逻辑函数的表示与化简逻辑函数的表示与化简(14)卡诺图化简卡诺图化简1.1.逻辑函数的两种标准形式逻辑函数的两种标准形式最小项和最大项最小项和最大项最大项的性质：最大项的性质：对输入变量的任一取值组合，必有且仅有一个最大项为对输入变量的任一取值组合，必有且仅有一个最大项为0 0。所有最大项之和为所有最大项之和为0 0。任意两最
34、大项之和为任意两最大项之和为1 1。只有一个因子互反的两个最大项的乘积等于各相同因子之和。只有一个因子互反的两个最大项的乘积等于各相同因子之和。如最大项和最小项的关系：最大项和最小项的关系：如如，则，则逻辑函数的表示与化简逻辑函数的表示与化简(15)卡诺图化简卡诺图化简2.2.逻辑函数的最小项之和形式逻辑函数的最小项之和形式如如可化为可化为利用利用A+ =1+ =1可把任一个逻辑函数化为最小项之和的标可把任一个逻辑函数化为最小项之和的标准形式。这种标准形式广泛应用于逻辑函数化简及计算机准形式。这种标准形式广泛应用于逻辑函数化简及计算机辅助分析和设计中。辅助分析和设计中。逻辑函数的表示与化简逻辑
35、函数的表示与化简(16)卡诺图化简卡诺图化简3.3.逻辑函数的最大项之积形式逻辑函数的最大项之积形式任何一个逻辑函数都可以化成最大项之积的标准形式。任何一个逻辑函数都可以化成最大项之积的标准形式。最小项之和必为最小项之和必为。设设，因为全部最小项之和为，因为全部最小项之和为1 1，所以，所以以外的以外的由反演定理得由反演定理得逻辑函数的表示与化简逻辑函数的表示与化简(17)卡诺图化简卡诺图化简4.4.逻辑函数的卡诺图表示法表示最小项的卡诺图表示最小项的卡诺图m10m11m9m8m14m15m13m12m6m7m5m4m2m3m1m0ABCD00011110000111104变量卡诺图变量卡诺图
36、几何位置相邻的最小项具有几何位置相邻的最小项具有逻辑相邻性，即只有一个因逻辑相邻性，即只有一个因子互反，而其它因子相同。子互反，而其它因子相同。最小项编号最小项编号m2，即当变量，即当变量ABCD=0010（十进制数（十进制数2）时该最小项为）时该最小项为1。对应。对应的最小项是：的最小项是：逻辑函数的表示与化简逻辑函数的表示与化简(18)卡诺图化简卡诺图化简4.4.逻辑函数的卡诺图表示法表示最小项的卡诺图表示最小项的卡诺图1011981415131267542310ABCD00011110000111104变量卡诺图卡诺图的排列规则卡诺图的排列规则逻辑函数的表示与化简逻辑函数的表示与化简(1
37、9)卡诺图化简卡诺图化简5.5.用卡诺图表示逻辑函数用卡诺图表示逻辑函数步骤：步骤：将逻辑函数化为最小项之和形式将逻辑函数化为最小项之和形式将卡诺图中与将卡诺图中与mi对应的最小项的位置填对应的最小项的位置填1,1,而将而将mi以以外的位置填外的位置填0 0。逻辑函数的表示与化简逻辑函数的表示与化简(20)卡诺图化简卡诺图化简5.5.用卡诺图表示逻辑函数用卡诺图表示逻辑函数解：先将解：先将Y Y化为最小项之和形式化为最小项之和形式例例1 1：用卡诺图表示逻辑函数：用卡诺图表示逻辑函数逻辑函数的表示与化简逻辑函数的表示与化简(21)卡诺图化简卡诺图化简5.5.用卡诺图表示逻辑函数用卡诺图表示逻辑
38、函数画出画出4 4变量卡诺图，变量卡诺图，在对应于在对应于mi（i=1，4，6，8，9，10，11，15）的最小项的位置上填的最小项的位置上填1 1，在其余位置上填在其余位置上填0 0，则可，则可得表示得表示Y Y的卡诺图。的卡诺图。1111010010010010ABCD0001111000011110逻辑函数的表示与化简逻辑函数的表示与化简(22)卡诺图化简卡诺图化简5.5.用卡诺图表示逻辑函数用卡诺图表示逻辑函数例例2 2：已知逻辑函数：已知逻辑函数Y Y的卡诺图如下，的卡诺图如下，试写出该逻辑式。试写出该逻辑式。01011010ABC0001111001函数函数Y Y等于卡诺图中填等于
39、卡诺图中填入入1 1的那些最小项之和的那些最小项之和逻辑函数的表示与化简逻辑函数的表示与化简(23)卡诺图化简卡诺图化简5.5.用卡诺图化简逻辑函数用卡诺图化简逻辑函数用卡诺图化简逻辑函数用卡诺图化简逻辑函数也称图形化简法，其基本原理就是也称图形化简法，其基本原理就是逻辑相邻的最小项相加，可消去互反的因子。逻辑相邻的最小项相加，可消去互反的因子。合并最小项的规则合并最小项的规则例：化简逻辑函数的表示与化简逻辑函数的表示与化简(24)卡诺图化简卡诺图化简0110001100110110ABCD0001111000011110将逻辑相邻的最小项两两圈将逻辑相邻的最小项两两圈起来，称为起来，称为卡诺
40、圈卡诺圈。分别将分别将4 4个卡诺圈中的两个卡诺圈中的两个最小项相加，可消去互反的个最小项相加，可消去互反的因子、只剩下相同的因子。因子、只剩下相同的因子。逻辑函数的表示与化简逻辑函数的表示与化简(25)卡诺图化简卡诺图化简0110001100110110ABCD0001111000011110将将4 4个逻辑相邻的最小项圈成一个个逻辑相邻的最小项圈成一个卡诺圈，合并后将卡诺圈，合并后将消去两个变量消去两个变量。逻辑函数的表示与化简逻辑函数的表示与化简(26)卡诺图化简卡诺图化简若是若是8 8个逻辑相邻的最小项圈成个逻辑相邻的最小项圈成1 1个卡诺圈，合并将会个卡诺圈，合并将会消去三个变量消去
41、三个变量、只剩下只剩下8 8个最小项中的公共因子。个最小项中的公共因子。0110011001100110ABCD0001111000011110圈卡诺圈合并最小项的规则：圈卡诺圈合并最小项的规则：n逻辑相邻的最小项的个数是逻辑相邻的最小项的个数是2n（n是正整数）个，并组成矩形时，是正整数）个，并组成矩形时，可以圈为一个卡诺圈、合并为一项。合并后将消去可以圈为一个卡诺圈、合并为一项。合并后将消去n个变量、只剩个变量、只剩下这些最小项的公共因子。下这些最小项的公共因子。逻辑函数的表示与化简逻辑函数的表示与化简(27)卡诺图化简卡诺图化简只能是只能是2n个个（2、4、8）逻辑相邻且组成矩形逻辑相邻
42、且组成矩形的的1才能圈为才能圈为一个卡诺圈，一个卡诺圈，3个、个、6个个1不能圈，不排成一个矩形不能圈。不能圈，不排成一个矩形不能圈。0001001100100000ABCD00011110000111100111010001000000ABCD0001111000011110逻辑函数的表示与化简逻辑函数的表示与化简(28)n卡诺圈越大越好卡诺圈越大越好，2n（n是正整数）个是正整数）个1组成的卡诺圈，合组成的卡诺圈，合并后将消去并后将消去n个变量；而个变量；而卡诺圈的个数越少越好卡诺圈的个数越少越好，因一个卡，因一个卡诺圈将合并为一项，故卡诺圈的个数越少，最后得到的函诺圈将合并为一项，故卡诺
43、圈的个数越少，最后得到的函数式的项数越少。两者结合，最后得到最简化的函数式。数式的项数越少。两者结合，最后得到最简化的函数式。n所有逻辑相邻的所有逻辑相邻的1都要圈完（不能漏圈）。都要圈完（不能漏圈）。n每一个新卡诺圈中必须至少有一个每一个新卡诺圈中必须至少有一个1不曾被前面的卡诺圈所包不曾被前面的卡诺圈所包含，才是独立的。若两卡诺圈完全相同，则不会起化简作用。含，才是独立的。若两卡诺圈完全相同，则不会起化简作用。因为因为A+A=A。逻辑函数的表示与化简逻辑函数的表示与化简(29)卡诺图化简法的步骤卡诺图化简法的步骤1.1.将函数化为最小项之和形式。将函数化为最小项之和形式。2.2.画出表示该
44、逻辑函数的卡诺图。画出表示该逻辑函数的卡诺图。3.3.根据圈卡诺圈合并最小项的规则，画出各卡诺圈。根据圈卡诺圈合并最小项的规则，画出各卡诺圈。4.4.每个卡诺圈合并为一个乘积项，将各乘积项相加，得最每个卡诺圈合并为一个乘积项，将各乘积项相加，得最简函数式。简函数式。逻辑函数的表示与化简逻辑函数的表示与化简(30)卡诺图化简举例卡诺图化简举例例例1 1：用卡诺图法化简逻辑函数：用卡诺图法化简逻辑函数11100100ABC0001111001逻辑函数的表示与化简逻辑函数的表示与化简(31)卡诺图化简举例卡诺图化简举例例例2：用卡诺图化简：用卡诺图化简将将Y Y化为最小项之和形式化为最小项之和形式逻
45、辑函数的表示与化简逻辑函数的表示与化简(32)画出该函数的卡诺图画出该函数的卡诺图0110111111101110ABCD0001111000011110圈卡诺圈，基本规则是圈卡诺圈，基本规则是“圈圈尽可能大，圈的个数尽可能尽可能大，圈的个数尽可能少少”合并各卡诺圈中的最小项，其合并各卡诺圈中的最小项，其合并结果等于卡诺圈中所包含合并结果等于卡诺圈中所包含的最小项的公共因子之积。的最小项的公共因子之积。逻辑函数的表示与化简逻辑函数的表示与化简(33)卡诺图化简举例卡诺图化简举例某个最小项多次重复出现，某个最小项多次重复出现，算一次算一次1就可以了。就可以了。A+A=A例例3：用卡诺图化简：用卡
46、诺图化简11111111000000ABCD000111100001111011111111依据依据“圈尽可能大，圈的个圈尽可能大，圈的个数尽可能少数尽可能少” 的基本规则圈卡诺的基本规则圈卡诺圈；合并各卡诺圈中的最小项，圈；合并各卡诺圈中的最小项，将各合并结果相加，得最简式。将各合并结果相加，得最简式。逻辑函数的表示与化简逻辑函数的表示与化简(34)卡诺图化简举例卡诺图化简举例1111111110101101ABCD0001111000011110例例4：已知函数：已知函数Y的卡诺图如下，试将的卡诺图如下，试将Y化简。化简。A组合逻辑电路组合逻辑电路(1)概述概述 分析组合逻辑电路分析组合逻
47、辑电路 设计组合逻辑电路设计组合逻辑电路组合逻辑电路组合逻辑电路(2)组合逻辑电路的分析组合逻辑电路的分析分析组合逻辑电路的步骤大致如下：分析组合逻辑电路的步骤大致如下：已知逻辑图已知逻辑图写逻辑式写逻辑式运用逻辑代数化简或变换运用逻辑代数化简或变换列逻辑状态表列逻辑状态表分析逻辑功能分析逻辑功能组合逻辑电路组合逻辑电路(3)组合逻辑电路的分析组合逻辑电路的分析例例1 1：分析图示逻辑电路的逻辑功能：分析图示逻辑电路的逻辑功能解：解：1.1.由逻辑图写出逻辑式：由逻辑图写出逻辑式：组合逻辑电路组合逻辑电路(4)组合逻辑电路的分析组合逻辑电路的分析例例1 1：分析图示逻辑电路的逻辑功能：分析图示
48、逻辑电路的逻辑功能2.由逻辑式写出逻辑真值表由逻辑式写出逻辑真值表：异或逻辑真值表异或逻辑真值表A B F0 00 11 01 1 0 1 1 03.分析逻辑功能得出门电路分析逻辑功能得出门电路： 异或逻辑门异或逻辑门组合逻辑电路组合逻辑电路(5)组合逻辑电路的分析组合逻辑电路的分析例例2 2：分析图示逻辑电路的逻辑功能：分析图示逻辑电路的逻辑功能M&YBA&11被封锁=1011组合逻辑电路组合逻辑电路(6)组合逻辑电路的分析组合逻辑电路的分析例例2 2：分析图示逻辑电路的逻辑功能：分析图示逻辑电路的逻辑功能M&YBA&11被封锁=0101选通电路选通电路:M=1时，时，Y=A；M=0时，时，
49、Y=B。MABY1001100011组合逻辑电路组合逻辑电路(7)组合逻辑电路的设计组合逻辑电路的设计设计组合逻辑电路的步骤大致如下：设计组合逻辑电路的步骤大致如下：已知逻辑要求已知逻辑要求写逻辑式写逻辑式运用逻辑代数化简或变换运用逻辑代数化简或变换列逻辑状态表列逻辑状态表画出逻辑图画出逻辑图组合逻辑电路组合逻辑电路(8)组合逻辑电路的设计组合逻辑电路的设计 例例2 2：试设计一逻辑电路供三人（：试设计一逻辑电路供三人（A A、B B、C C）投票使投票使用，每人有一电键，如果他赞成，就按电键，表示用，每人有一电键，如果他赞成，就按电键，表示“1 1”，如果他不赞成，就不按电键，表示，如果他不
50、赞成，就不按电键，表示“0 0”。表决。表决结果用指示灯来表示，如果多数赞成，则指示灯亮，结果用指示灯来表示，如果多数赞成，则指示灯亮，F=1F=1；反之不亮，反之不亮，F=0F=0。解解：1.1.分析题意列出逻辑状态表分析题意列出逻辑状态表该题共有三人参加投票，所以应该有该题共有三人参加投票，所以应该有8 8种组合，种组合，如下表。如下表。组合逻辑电路组合逻辑电路(9)组合逻辑电路的设计组合逻辑电路的设计ABCF00000010010010000111110110111111F=1只有只有4种种a.由表中由表中F=1列写列写c.各种组合之间是或的逻辑关各种组合之间是或的逻辑关系。系。b.对一
51、种组合而言，输入变量对一种组合而言，输入变量是是“与与”逻辑关系。对应于逻辑关系。对应于F=1的项，如果输入变量为的项，如果输入变量为1，则用变量本身（如则用变量本身（如A），如输），如输入变量为入变量为“0”，则取其反项，则取其反项（如（如），而后取乘积项。），而后取乘积项。组合逻辑电路组合逻辑电路(10)组合逻辑电路的设计组合逻辑电路的设计2. 2. 由逻辑状态表列写逻辑式由逻辑状态表列写逻辑式3. 3. 变化和简化逻辑式变化和简化逻辑式组合逻辑电路组合逻辑电路(11)组合逻辑电路的设计组合逻辑电路的设计4. 4. 由逻辑式画出逻辑图由逻辑式画出逻辑图可见有两种方法构成逻辑电路：可见有两种
52、方法构成逻辑电路：组合逻辑电路组合逻辑电路(12)组合逻辑电路的设计组合逻辑电路的设计 在逻辑电路中，与非门是基本元件之一，在逻辑电路中，与非门是基本元件之一，所以，常常要求逻辑功能用与非门实现。所以，常常要求逻辑功能用与非门实现。逻辑门应用电路逻辑门应用电路 半加器和全加器半加器和全加器 编码器编码器 译码器和数字显示译码器和数字显示半加器和全加器半加器和全加器(1) 加法器是用数字电路实现算术加法的电路。数字电路的加法器就是实现二进制的加法运算。 根据加法器完成的功能，可分为半加器和全加器两种。半加器和全加器半加器和全加器(2)半加器半加器不考虑从低位来的进位数，这种加法运算称为半加器。不
53、考虑从低位来的进位数，这种加法运算称为半加器。输入输入输出输出AiBiSiCi0000011010101101半加器和全加器半加器和全加器(3)半加器半加器输入输入输出输出AiBiSiCi0000011010101101 由状态表可写出由状态表可写出S Si i=1=1和和C Ci i=1=1 由逻辑函数式可画出半加器的由逻辑函数式可画出半加器的逻辑电路逻辑电路 半加器逻辑符号半加器逻辑符号半加器和全加器半加器和全加器(4)全加器全加器把从低位来的进位也相加，这种加法运算称为全加器。把从低位来的进位也相加，这种加法运算称为全加器。输输 入入输输 出出A Ai iB Bi iC Ci-1i-1S
54、 Si iC Ci i0 00 00 00 00 00 01 10 01 10 01 10 00 01 10 01 11 10 00 01 10 00 01 11 10 00 01 11 10 01 11 10 01 10 01 11 11 11 11 11 1半加器和全加器半加器和全加器(5)全加器全加器 由状态表，写出由状态表，写出S Si i=1=1和和C Ci i=1=1输输 入入输输 出出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 01 10 01 10 01 10 00 01 10 01 11 10 00 01 10 00 0
55、1 11 10 00 01 11 10 01 11 10 01 10 01 11 11 11 11 11 1半加器和全加器半加器和全加器(6)全加器全加器由逻辑函数式可画出逻辑电路如图：由逻辑函数式可画出逻辑电路如图：全加器的逻辑符号全加器的逻辑符号半加器和全加器半加器和全加器(7)例题分析例题分析计算计算1101+1101(用全加器实现）用全加器实现） C0 CiA3B3S3C3 C0 CiC2 C0 CiC1 C0 CiC0S2S1S0A2B2A1B1A0B01 1010 01001 111 111结果为结果为1101+1101=11010编码器编码器(1) 用数字或某种文字和符号来表示某
56、一对象或信号用数字或某种文字和符号来表示某一对象或信号用数字或某种文字和符号来表示某一对象或信号用数字或某种文字和符号来表示某一对象或信号的过程称为编码。的过程称为编码。的过程称为编码。的过程称为编码。 n n n n位二进制代码有位二进制代码有位二进制代码有位二进制代码有2 2 2 2n n n n种可以表示种可以表示种可以表示种可以表示2 2 2 2n n n n个信号。个信号。个信号。个信号。编码器编码器(2)三位二进制编码器的设计三位二进制编码器的设计步骤：步骤：（1）确定编码的位数）确定编码的位数（2）列编码表）列编码表（3）由编码表写出逻辑式）由编码表写出逻辑式（4）由逻辑式画出辑
57、逻图）由逻辑式画出辑逻图编码器编码器(3)三位二进制编码器的设计三位二进制编码器的设计（1）确定编码的位数）确定编码的位数 对于对于m m个状态进行编码，则个状态进行编码，则 m m 2 2n n，n n为整数。为整数。 当当n n3 3时时, ,最多可表示的状态为最多可表示的状态为2 23 38 8，个数，个数（0 07 7）编码器编码器(4)三位二进制编码器的设计三位二进制编码器的设计（2）列编码表其）列编码表其中中I0I7为八个输为八个输入。入。Y0Y2为输为输出。出。输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y01 0 0 0 0 0 0 0 00 00 1 0 0
58、0 0 0 0 00 10 0 1 0 0 0 0 0 01 00 0 0 1 0 0 0 0 01 10 0 0 0 1 0 0 0 10 00 0 0 0 0 1 0 0 10 10 0 0 0 0 0 1 0 11 00 0 0 0 0 0 0 1 11 1编码器编码器(5)三位二进制编码器的设计三位二进制编码器的设计(3)(3)(3)(3)由编码表写出逻辑式由编码表写出逻辑式由编码表写出逻辑式由编码表写出逻辑式按取值为按取值为1 1列写列写 因为我们通常使用与因为我们通常使用与非门，所以，或的关系要非门，所以，或的关系要化成与非逻辑关系。化成与非逻辑关系。输输 入入输输 出出I0I1I
59、2I3I4I5I6I7Y2Y1Y01 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1编码器编码器(6)三位二进制编码器的设计三位二进制编码器的设计(4)由逻辑式画出辑逻图由逻辑式画出辑逻图编码器编码器(7)二二- -十进制编码器的设计十进制编码器的设计设计编码器的过程如下设计编码器的过程如下 (1)确定二进制代码
60、的位数（对于确定二进制代码的位数（对于m个状态个状态进行编码，则进行编码，则 m 2n 。n为整数。）为整数。） (2)列编码表列编码表. (3)由编码表写出逻辑式由编码表写出逻辑式 (4)由逻辑式画出逻辑图（一般情况下都用由逻辑式画出逻辑图（一般情况下都用“与非与非”门构成逻辑图，故常将逻辑式转化成门构成逻辑图，故常将逻辑式转化成“与非与非” 形式的逻辑式）形式的逻辑式）编码器编码器(8)二二- -十进制编码器的设计十进制编码器的设计 (1)确定二进制代码的位数（对于确定二进制代码的位数（对于m个状态进个状态进行编码，则行编码，则 m 2n 。n为整数。）为整数。） 二二- -十进制编码器是
61、将十进制的十个数码十进制编码器是将十进制的十个数码0 0、l l、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9编成二进制代码的电路。这二进编成二进制代码的电路。这二进制代码又称二制代码又称二- -十进制代码十进制代码, ,简称简称BCDBCD码。码。三位二进制代码只有八种状态三位二进制代码只有八种状态( (组合组合),),所以输出的是四所以输出的是四位位(2(2n n10,10,取取n n4)4)二进制代码。二进制代码。编码器编码器(9)二二- -十进制编码器的设计十进制编码器的设计 (2)列编码表列编码表:将待编码的状态量用对应的二将待编码的状态量用对应的二进制代码进行定义
62、进制代码进行定义(这种对应关系是人为的这种对应关系是人为的),并并形成表格形成表格.一般采用的方案都应是便于记忆的一般采用的方案都应是便于记忆的.输 入输 出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001编码器编码器(11)二二- -十进制编码器的设计十进制编码器的设计 (3)由编码表写出逻辑式（写出各输出量
63、对应由编码表写出逻辑式（写出各输出量对应于输入量的逻辑关系式。）于输入量的逻辑关系式。）(4)由逻辑式画出逻辑图由逻辑式画出逻辑图 &C &BY71Y51Y31Y21Y11Y81Y91 &D &A8421码码 编码器编码器Y61Y41译码器和数字显示译码器和数字显示(1)概述概述译码是将二进制代码译码是将二进制代码(输入输入)按其编码时的原意按其编码时的原意译成对应的信号或十进制数码译成对应的信号或十进制数码(输出输出)。根据功能的不同，译码器分为通用译码器和显根据功能的不同，译码器分为通用译码器和显示译码器两类。示译码器两类。显示译码器是将数字或符号的二进制代码显示译码器是将数字或符号的二进
64、制代码(输入输入)按其原意译成对应的信号或十进制数码按其原意译成对应的信号或十进制数码(输出输出)的逻辑电路的逻辑电路,用于驱动各类显示器件用于驱动各类显示器件.译码器和数字显示译码器和数字显示(2)概述概述译码过程：译码过程：(1)(1)列出译码器的状态表；列出译码器的状态表；(2)(2)由状态表写出逻辑表达式；由状态表写出逻辑表达式；(3)(3)由逻辑式画出逻辑图。由逻辑式画出逻辑图。译码器和数字显示译码器和数字显示(3)二进制译码器二进制译码器(1)(1)(1)(1)列出译码器的列出译码器的列出译码器的列出译码器的状态表；状态表；状态表；状态表；要求对应于输入代要求对应于输入代码的每一状
65、态，八码的每一状态，八个输出信号只有一个输出信号只有一个为个为1，其余为其余为0。输输 入入输输 出出A B C Y0Y1Y2Y3Y4Y5Y6Y70 0 0 100000000 0 1 010000000 1 0 001000000 1 1 000100001 0 0 000010001 0 1 000001001 1 0 000000101 1 1 00000001译码器和数字显示译码器和数字显示(4)二进制译码器二进制译码器(2)(2)(2)(2)由状态表由状态表由状态表由状态表写出逻辑式写出逻辑式；译码器和数字显示译码器和数字显示(5)二进制译码器二进制译码器(3)(3)(3)(3)由由
66、由由逻辑式逻辑式画出逻辑图；画出逻辑图；画出逻辑图；画出逻辑图；译码器和数字显示译码器和数字显示(6)二二- -十进制显示译码器十进制显示译码器 将将 “ “8421” 8421” 二二十进制代码译成用于显示十进制代码译成用于显示十进制数的代码：十进制数的代码： 常用的显示器件：半导体数码管、液晶数码常用的显示器件：半导体数码管、液晶数码管和荧光数码管等。管和荧光数码管等。 1.1.半导体数码管半导体数码管 2.2.七段显示译码器七段显示译码器译码器和数字显示译码器和数字显示(7)半导体数码管半导体数码管 半导体数码管：半导体数码管：半导体数码管：半导体数码管： 将十进制数码分成七段，每段将十
67、进制数码分成七段，每段将十进制数码分成七段，每段将十进制数码分成七段，每段为一发光二极管，其结构如图所示。为一发光二极管，其结构如图所示。为一发光二极管，其结构如图所示。为一发光二极管，其结构如图所示。选择不同字段发光，可显示出不同选择不同字段发光，可显示出不同选择不同字段发光，可显示出不同选择不同字段发光，可显示出不同的字形。的字形。的字形。的字形。发光二极管发光二极管gabcdefga bcdef半导体数码管半导体数码管译码器和数字显示译码器和数字显示(8)半导体数码管的接法半导体数码管的接法 半导体数码管中的七个发光二极管有半导体数码管中的七个发光二极管有共阴极和共阴极和共阳极共阳极两种
68、按法。前者，某一段接高电平时发光，后两种按法。前者，某一段接高电平时发光，后者，接低电平时发光。使用时每个管要串联限流电阻者，接低电平时发光。使用时每个管要串联限流电阻( (约约100100) )abcdefgh共阴极接法共阴极接法共阳极接法共阳极接法abcdefgh+5Vgabcdefga bcdef译码器和数字显示译码器和数字显示(9)七段显示译码器七段显示译码器 将将“8421”二二-十进制代码译成七段显示码，状十进制代码译成七段显示码，状态表如下：态表如下：(共阴输出共阴输出)输 入 输 出 D C B A a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0
69、 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9 显示数码译码器和数字显示译码器和数字显示(10)七段显示译码器七段显示译码器abcdefgBCD七段显示译码器七段显示译码器其功能是把输入的二其功能是把输入的二十进制代码
70、（十进制代码（BCD码）译成能使数码管码）译成能使数码管显示出对应的十进制数的七字段信号。显示出对应的十进制数的七字段信号。例：对例：对共阳极共阳极数码管数码管01100001100010010001001111001100010000000000g f edcbaABCD译码器和数字显示译码器和数字显示(11)七段显示译码器七段显示译码器BCD七段显示译码器的真值表七段显示译码器的真值表90011000100180000000000171111000111060000011011050010010101040011001001030110000110020100100010011111001
71、1000010000000000gfe dcbaABCD数数字字输出输出输入输入注意：注意：输入的输入的BCD码是码是8421码，码，不同的码制不同的码制其显示译码其显示译码器也不同。器也不同。对对8421码，码，10101111的输入将无的输入将无法显示正确法显示正确字形。字形。译码器和数字显示译码器和数字显示(12)七段显示译码器七段显示译码器把真值表写成逻辑式并化简得：把真值表写成逻辑式并化简得：按这些逻辑关系式并增添按这些逻辑关系式并增添三个控制端，集成为三个控制端，集成为74LS47。BCLTBI / RBORBIDGND+5V12345689101113121415167Afgab
72、cde74LS47译码器和数字显示译码器和数字显示(13)七段显示译码器七段显示译码器BCLTBI / RBORBIDGND+5V12345689101113121415167Afgabcde74LS47：灭零输入，在：灭零输入，在DCBA=0000且且 =0时，输出时，输出a g全全1，可将，可将本来应显示的零熄灭。如将本来应显示的零熄灭。如将00013.700中小数点前、后多余的零中小数点前、后多余的零熄灭而显示熄灭而显示13.7会更好。会更好。译码器和数字显示译码器和数字显示(14)七段显示译码器七段显示译码器BCLTBI / RBORBIDGND+5V12345689101113121
73、415167Afgabcde74LS47：灯测试输入。当灯测试输入。当 =0时，输出时，输出a g全全0，数码管七段全亮，用来检，数码管七段全亮，用来检查数码管各段是否正常工作。查数码管各段是否正常工作。译码器和数字显示译码器和数字显示(15)七段显示译码器七段显示译码器BCLTBI / RBORBIDGND+5V12345689101113121415167Afgabcde74LS47：灭灯输入灭灯输入/灭零输出。作输入端使用时，称灭灯输入控制端。灭零输出。作输入端使用时，称灭灯输入控制端。只要只要 =0，则，则a g全全1，将数码管各段熄灭。作为输出端使用时，将数码管各段熄灭。作为输出端使
74、用时，称灭零输出端。只有当称灭零输出端。只有当DCBA=0000且且 =0时，则时，则 =0，即表示已将本来应显示的零熄灭。即表示已将本来应显示的零熄灭。译码器和数字显示译码器和数字显示(16)七段显示译码器七段显示译码器74LS47的功能表的功能表011101100000熄灭熄灭1111111 动态灭灯动态灭灯1111111010 0 0 08（试灯）（试灯）0000000 0 19译码译码 1000110018421码码a gDCBA显显 示示输输 出出输输 入入译码器和数字显示译码器和数字显示(17)七段显示译码器七段显示译码器74LS47可直接驱动可直接驱动共阳极共阳极数码管。其连接图如下。注意串数码管。其连接图如下。注意串限限流电阻流电阻R，否则将烧坏数码管。，否则将烧坏数码管。BCDGND+5VAfgabcde（74LS47）abcdefgh1fgabcdeVCCVCCR6本章小结本章小结知识结构逻辑代数与逻辑门组合逻辑电路逻辑门 电路应用逻辑代数基础基本 逻辑门组合逻辑电路设计编码器译码及显示组合逻辑电路分析加法器逻辑函数与化简
