《2023年数字电子时钟实验心得体会》由会员分享，可在线阅读，更多相关《2023年数字电子时钟实验心得体会（8页珍藏版）》请在金锄头文库上搜索。
1、2023年数字电子时钟实验心得体会基 于AV R单片机M e ga l 6的电子时钟设计摘要】M e ga l 6是一款采用先进R I S C精简指令，内置A/ D的8位单片机，可支持低电压联机F l a s h和E E P R 0 M写入功能； 同时还支持Ba s i c和C等高级语言编程。用它设计电子时钟不仅成本低，硬件简单基于AV R单片机M e ga l 6的电子时钟设计摘要】M e ga l 6是一款采用先进R I S C精简指令，内置A/ D的8位单片机，可支持低电压联机F l a s h和E E P R 0 M写入功能； 同时还支持Ba s i c和C等高级语言编程。用它设计电子
2、时钟不仅成本低，硬件简单，而且很容易实现系统移植。介绍了如何利用AV R系列单片机M e ga l 6及1 6 0 2字符液晶来设计电子时钟的方法，同时给出了相应的电路原理及部分语言程序。数字电路课程设计的心得体会为什么没人啊? 都在忙本科教育评估去了。最核心的是时序逻辑电路的设计，要培养出良好的空间想象能力。高性能的数字信号处理芯片，不用标准单片机和标准嵌入系统，那速度慢，要缴纳知识产权许可费用，发达国家都是专门有针对性设计的时序逻辑电路的独立设计。例如上个世纪8 0 年代的苹果牌个人计算机，就是用许多通用中小规模数字集成电路搭建的时序逻辑电路，国内以此仿照了中华学习机。现在的CPU设计复杂
3、， 时序逻辑电路都集成在芯片里面,集成度高，要靠高等院校的教材和实验课程，实在没法设计出低端的CPU。所以一般都是买购国外集成电路系统的构架，以此为基础设计，这就有知识产权的费用，到了流片的时候，人家要统计你的生产数量，要收费的。这就是基础教育关系的安全的一个例子。电子时钟课程设计报告我们刚刚做完的课程设计。给你啦X 数字钟设计报告设计者： 2006207320062046目录 1 设计目的32设计要求指标32。1 基本功能32O2 扩展功能43o方案论证与比较4 4 总体框图设计4 5 电路原理分析45。1 数字钟的构成45olo1 分频器电路55olo2 时间计数器电路55。lo3 分频器
4、电路65Olo4 振荡器电路65olo5 数字时钟的计数显示电路65。2 校时电路75o3 整点报时电路86系统仿真与调试87o结论8 参考文献9 实验作品附图10数字钟摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻
5、辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为2 4 小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此， 研究数字钟及扩大其应用， 有着非常现实的意义。1设计目的1。掌握数字钟的设计、组装与调试方法。2O熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。30掌握面包板结构及其接线方法4O熟悉仿真软件的使用。2设计要求及指标2。1基本功能1 ）时钟显示
6、功能， 能够正确显示“ 时” 、 “ 分” 、 秒二2 ）具有快速校准时、分、秒的功能。3 ）用5 5 5定时器与R C组成的多谐振荡器产生一个标准频率（ 1 H z ）的方波脉冲信号。2 o2扩 展 功 能1 ）用晶体振荡器产生一个标准频率（ 1 H z ）的脉冲信号。2 ）具有整点报时的功能。3 ）具有闹钟的功能。4 ） 3、方案论证与比较本设计方案使用5 5 5多谐振荡器来产生1 H Z的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的5
7、5 5芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用5 5 5芯片产生信号方式。我们组依然同时设计了 5 5 5和晶振两个信号产生电路。（ 本实验报告中着重按照原方案设计的5 5 5电路进行说明） 4、系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中5 5 5振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以 时分 、 秒 的数字显示出来。 时 显示
8、由二十四进制计数器、译码器、显示器构成， 分 、 秒 显示分别由六十进制计数器、译码器、显示器构0其原理框图如图l o1 所示。5 、电路原理分析5 。1数字钟的构成数字钟实际上是一个对标准频率（ 1 H Z ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1 H Z 时间信号必须做到准确稳定。在此使用5 5 5 振荡器组成1 H z 的信号。数字钟原理框图（ 1 。l ） 5 ol o1振荡器电路5 5 5 定时器组成的振荡器电路给数字钟提供一个频率为1 H z 的方波信号。其中O U T 为输出。5 ol o2时间计数器电路时间计数电路
9、由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为6 0 进制计数器，而根据设计要求，时个位和时十位计数器为2 4 进制计数器。50l o3分频器电路通常， 数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（ ） ,即实现该分频功能的计数器相当于15级2进制计数器。5olo4振荡器电路利用555定时器组成的多谐振荡器接通电源后，电 容C 1被充电，
10、当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。50lo5数字时钟的计数显示控制在设计中，我们使用的是74X 160十进制计数器，来实现计数的功能，实验中主要用到了 160的置数清零功能（ 特点： 消耗一个时钟脉冲） ，清零功能（ 特点： 不耗时钟脉冲） ，在 上 级160控制下级160时候通过组合电路（ 主要利用与非门） 实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到。基于单片机的电子时钟的设计与制作（ C 语言） 要求： 采用万年历芯片进行设计采用万年历芯片，其实可以用时钟芯片DS1 3 0 2 。显示用什么，是数码管，还是L CD1 6 0 2 ? 设计与制作，是要做出实物吗？ 要是仿真，给你一个仿真图，可以做参考。
