《硬件描述语言数与字系统开发(第1章).ppt》由会员分享，可在线阅读，更多相关《硬件描述语言数与字系统开发(第1章).ppt（28页珍藏版）》请在金锄头文库上搜索。
1、硬件描述语言与数字系统开发硬件描述语言与数字系统开发Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.第第1 1章章 EDA EDA技术概述技术概述现代数字系统现代数字系统设计方法设计方法- EDA- EDA技术技术现代现代数字数字系统系统实现手段实现手段-大规模大规模PLDPLD现代现代数字数字系统系统设计描述设计描述- HDL- HDL语言语言现代现代数字数字系统系统设计流程设计流程- 自顶向下自顶向下现代现代数字
2、数字系统系统开发平台开发平台- EDAEDA工具工具 Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.第第1 1章章 EDA EDA技术概述技术概述 伴伴随随着着2l2l世世纪纪信信息息化化时时代代的的到到来来，对对电电子子产产品品在在性性能能、规规模模、复复杂杂度度和和集集成成度度等等方方面面的的要要求求越越来来越越高高。与与模模拟拟系系统统相相比比数数字字系系统统具具有有抗抗干干扰扰能能力力强强，工工作作稳稳定定
3、可可靠靠，便便于于大大规规模模集集成成，易易于于实实现现小小型型化化、模模块块化化、低低功功耗耗等等优优点点，因因此此数数字字化化技技术术己己渗渗透透到到科科研研、生生产产和和人人们们日日常常生生活活的的各各个个方方面面，数数字字化化、智智能能化化、高高度度集集成成化化成成为为现现代代电电子子产产品的重要标志，也引发了电子系统构建方式的改变。品的重要标志，也引发了电子系统构建方式的改变。 电子系统构建方式的改变带来电子产品电子系统构建方式的改变带来电子产品设计方法设计方法的变革，目前，现的变革，目前，现代电子设计技术的核心已转向基于计算机的电子设计自动化技术，即代电子设计技术的核心已转向基于计
4、算机的电子设计自动化技术，即EDAEDA( (E Electronic lectronic D Design esign A Automation)utomation)技术。技术。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.1.1 1.1 电子设计自动化电子设计自动化EDAEDA技术技术设计方法设计方法硬件电路的软件设计方式,硬件设计如同修改软件程序一样快捷方便。自动化程度更高,且直面产品设计。集成化程度更高，可
5、构建片上系统。目标系统可现场编程，在线修改升级。开发周期短设计成本低，设计灵活性高。EDA技术基本特征 EDAEDA是是在在CADCAD基基础础上上发发展展起起来来的的计计算算机机辅辅助助设设计计系系统统，是是以以大大规规模模可可编编程程逻逻辑辑器器件件为为设设计计载载体体，以以硬硬件件语语言言为为主主要要设设计计描描述述，以以计计算算机机软软、硬硬件件开开发发系系统统为为设设计计工工具具，自自动动完完成成集集成成电电子子系系统统设设计计的的一一门门新新技术。技术。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Pr
6、ofile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. EDA EDA技术的发展技术的发展 分为三个阶段分为三个阶段 20世纪世纪70年代年代CADCAD20世纪世纪80年代年代CAECAE20世纪世纪90年代年代EDAEDAEDAEDA技术发展概况技术发展概况 EDA EDA技术是一门综合性技术，它融合多学科于一体，又渗透应用于技术是一门综合性技术，它融合多学科于一体，又渗透应用于多学科之中，其发展历程与集成电路制造技术、在系统可编程技术、多学科之中，其发展历程与集成电路制造技术、在系统可编程技术、计算机辅助设计及应用技术的发展同步。计算机辅助设计
7、及应用技术的发展同步。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 进进入入2121世世纪纪后后，随随着着基基于于EDAEDA的的SOC(SOC(片片上上系系统统) )设设计计技技术术的的发发展展，软硬核功能库的建立，软硬核功能库的建立，EDAEDA技术开始步入崭新阶段：技术开始步入崭新阶段：1）在在FPGAFPGA上实现上实现DSPDSP（数字信号处理）应用成为可能（数字信号处理）应用成为可能 2）在一片在一片
8、FPGAFPGA中实现一个完备的数字处理系统中实现一个完备的数字处理系统SOCSOC成为可能成为可能 3）功能强大的功能强大的EDAEDA软件不断推出软件不断推出 4）电子技术领域全方位融入电子技术领域全方位融入EDAEDA技术技术 5）软硬软硬IP(Intellectual Property)IP(Intellectual Property)核在电子领域广泛应用核在电子领域广泛应用6）基于基于EDAEDA的用于的用于ASICASIC设计的标准单元已涵盖大规模电子系统设计的标准单元已涵盖大规模电子系统7）复杂电子系统的设计和验证趋于简单复杂电子系统的设计和验证趋于简单8）SoPCSoPC高效低
9、成本设计技术高效低成本设计技术趋于趋于成熟成熟 专专家家认认为为，2121世世纪纪将将是是EDAEDA技技术术快快速速发发展展时时期期， 将将使使得得电电子子技技术术领领域域各各学学科科的的界界线线更更加加模模糊糊( (软软/ /硬硬件件, ,模模块块/ /系系统统, ,方方案案/ /实实现现等等) )，更更加加互互为为包包容容其应用更为广泛，其应用更为广泛，EDAEDA技术将成为对技术将成为对2121世纪产生重大影响的十大技术之一。世纪产生重大影响的十大技术之一。 Evaluation only.Created with Aspose.Slides for .NET 3.5 Client P
10、rofile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 数字系统的数字系统的实现手段实现手段与数字器件的发展过程密切相关。与数字器件的发展过程密切相关。数字器件数字器件从功能从功能/ /规模上可分为：规模上可分为： 实现手段实现手段1.2 1.2 数字系统实现手段数字系统实现手段 标准逻辑器件标准逻辑器件：SSIC(SSIC(如逻辑门、触发器等如逻辑门、触发器等) )，MSIC(MSIC(如全加器、计数器等如全加器、计数器等) ) 专用集成芯片专用集成芯片：ASICASIC（Application Specific Integrated Circu
11、itApplication Specific Integrated Circuit） 可编程逻辑器件可编程逻辑器件：半定制的半定制的PLD,PLD,可编程可编程/ /结构化结构化ASICASIC等。等。 微处理器芯片微处理器芯片：CPUCPU，DSPDSP，ARMARM等。等。因此，因此，数字系统数字系统可以在以下几个层次上进行构建：可以在以下几个层次上进行构建：1) 1) 选用选用通用集成电路通用集成电路芯片设计构建数字系统。芯片设计构建数字系统。2) 2) 采用采用专用集成电路专用集成电路全工艺定制设计全工艺定制设计(ASIC)(ASIC)。3)3)应用应用可编程逻辑器件可编程逻辑器件实现
12、单片数字系统实现单片数字系统(SOC)(SOC)。4)4)选用选用微处理器芯片微处理器芯片构建数字系统。构建数字系统。5)5)采用采用大规模大规模CPLD/FPGACPLD/FPGA器件实现可编程片上系统器件实现可编程片上系统SOPCSOPC。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 通通用用集集成成电电路路构构成成数数字字系系统统即即采采用用SSICSSIC、MSICMSIC等等标标准准逻逻辑辑器器件件，根
13、根据据系系统统的的设设计计要要求求，构构成成所所需需数数字字系系统统。早早期期的的数数字字系系统统的的设设计计，都都是是在在这这个个层层次次上上进进行行的的。这这样样完完成成的的系系统统设设计计，由由于于芯芯片片之之间间的的众众多多连连接接，造造成成系系统统可可靠靠性性不不高高，体体积积较较大大，集集成成度度低低。当当数数字字系系统统大大到到一一定定规规模模或或系系统统复复杂杂度度进进一一步步提提高高时时，这这种种方方式式常常常常力力不不从从心心，搭搭建建调调试试会会变变得得非非常常困困难难甚至不可行。甚至不可行。 专用集成电路专用集成电路ASICASIC可以弥补一些不足可以弥补一些不足。AS
14、ICASIC是专为某一数字系统设计是专为某一数字系统设计制作的集成电路，是面向专门用途的芯片，一个复杂的数字系统可以用一制作的集成电路，是面向专门用途的芯片，一个复杂的数字系统可以用一个个ASICASIC来实现，因而来实现，因而体小量轻体小量轻，功耗小功耗小，集成度高集成度高，系统系统工作可靠工作可靠，是数，是数字系统设计的一个重要手段。但有两点字系统设计的一个重要手段。但有两点局限局限了了ASICASIC的进一步发展空间：的进一步发展空间： 一是一是ASICASIC的掩膜制作工艺和全定制制作方式使得产品的设计、面市周的掩膜制作工艺和全定制制作方式使得产品的设计、面市周期拉长，开发成本增加，价
15、格昂贵。期拉长，开发成本增加，价格昂贵。 二是二是ASICASIC功能单一，灵活性差。科学技术发展日新月异，电子系统功功能单一，灵活性差。科学技术发展日新月异，电子系统功能千差万别，能千差万别，ASICASIC难以满足不断更新的设计需求。难以满足不断更新的设计需求。 众所周知，数字器件的发展标志着数字系统实现手段的变革，随着集众所周知，数字器件的发展标志着数字系统实现手段的变革，随着集成电路制造工艺的进步，数字系统的实现手段经历了由成电路制造工艺的进步，数字系统的实现手段经历了由分立元件分立元件小规小规模集成芯片模集成芯片SSICSSIC中规模集成芯片中规模集成芯片MSICMSIC大规模集成芯
16、片大规模集成芯片LSICLSIC乃至超乃至超大规模集成芯片大规模集成芯片VLSICVLSIC的过程的过程。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.基于基于CPLD/FPGACPLD/FPGA的数字系统的数字系统SOPCSOPC实现实现 高高速速发发展展的的可可编编程程逻逻辑辑器器件件为为现现代代数数字字系系统统设设计计提提供供了了一一种种新新的的实实现现手手段段，代代表表着着数数字字系系统统设设计计领领域域最
17、最新新潮潮流流与与发发展展方方向向。这这种种设设计计方方法法以以EDAEDA设设计计软软件件为为工工具具，将将传传统统数数字字系系统统设设计计中中的的画画图图、搭搭建建与与调调试试用用设设计计输输入入、逻逻辑辑综合时序仿真综合时序仿真取代，将整个系统下载在一个取代，将整个系统下载在一个PLDPLD芯片上，芯片上，实现实现SPOCSPOC设计设计。 Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.设计描述设计描述1.3
18、 1.3 数字系统设计描述数字系统设计描述 传传统统的的数数字字系系统统设设计计描描述述方方法法有有：文文字字叙叙述述, ,真真值值表表列列写写, ,逻逻辑辑方方程程式式, ,状状态态转转换换图图, ,时时序序波波形形图图, ,逻逻辑辑电电路路图图等等, ,中中小小规规模模数数字字系系统统设设计计中常应用门级结构描述方式。中常应用门级结构描述方式。 基于基于EDAEDA技术的数字系统设计描述是一种人机交互式输入方式技术的数字系统设计描述是一种人机交互式输入方式, ,除除了接受电路图了接受电路图/ /波形图设计输入外，最主要、也是最具波形图设计输入外，最主要、也是最具EDAEDA特色的设计特色的
19、设计描述是描述是硬件描述语言硬件描述语言HDL(HardwareDescriptionLanguage),),它它用文本用文本形式来描述数字电路的信号连接与逻辑功能形式来描述数字电路的信号连接与逻辑功能, ,是一种是一种RTL/RTL/系统级的系统级的行为行为描述方式，描述方式，特别适合中大规模数字系统设计特别适合中大规模数字系统设计。 硬件描述语言发展至今已有硬件描述语言发展至今已有2020多年的历史多年的历史, ,它是它是EDAEDA技术的重要组成技术的重要组成部分部分, ,也是也是EDAEDA技术发展到高级阶段的一个主要标志技术发展到高级阶段的一个主要标志, ,已成功应用于数字已成功应用
20、于数字系统开发的各个阶段：设计系统开发的各个阶段：设计, ,综合综合, ,仿真和验证等仿真和验证等, ,使设计过程达到高度使设计过程达到高度自动化。自动化。常用的常用的HDLHDL有：有：VHDLVHDLVHDLVHDL ，VerilogVerilogVerilogVerilog，ABELABELABELABEL，AHDLAHDLAHDLAHDL等等等等。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. AHDL A
21、HDL AHDL AHDL(Altera HDL) (Altera HDL) (Altera HDL) (Altera HDL) ALTERAALTERAALTERAALTERA公司公司公司公司发明的发明的发明的发明的HDL,HDL,HDL,HDL,特点是非常易学易用特点是非常易学易用特点是非常易学易用特点是非常易学易用, , , ,学过学过学过学过高级语言的人可以在很短的时间高级语言的人可以在很短的时间高级语言的人可以在很短的时间高级语言的人可以在很短的时间( ( ( (如几周如几周如几周如几周) ) ) )内掌握内掌握内掌握内掌握AHDLAHDLAHDLAHDL。缺点是只能用于。缺点是只能
22、用于。缺点是只能用于。缺点是只能用于ALTERAALTERAALTERAALTERA自己的开发系统。自己的开发系统。自己的开发系统。自己的开发系统。 ABEL ABEL ABEL ABEL是是是是一种一种一种一种早期的早期的早期的早期的硬件描述语言支持逻辑电路的多种表达形式，其中硬件描述语言支持逻辑电路的多种表达形式，其中硬件描述语言支持逻辑电路的多种表达形式，其中硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。包括逻辑方程，真值表和状态图。包括逻辑方程，真值表和状态图。包括逻辑方程，真值表和状态图。 Verilog Verilog Verilog Verilog是在
23、是在是在是在C C C C语言基础上发展起来的硬件描述语言，句法格式比较灵活语言基础上发展起来的硬件描述语言，句法格式比较灵活语言基础上发展起来的硬件描述语言，句法格式比较灵活语言基础上发展起来的硬件描述语言，句法格式比较灵活自由，易学易用自由，易学易用自由，易学易用自由，易学易用, , , ,更适合于更适合于更适合于更适合于RTLRTLRTLRTL或门级描述或门级描述或门级描述或门级描述，最大特点是便于综合，对开发，最大特点是便于综合，对开发，最大特点是便于综合，对开发，最大特点是便于综合，对开发工具要求降低。工具要求降低。工具要求降低。工具要求降低。 VHDLVHDLVHDLVHDL语法格
24、式类似一般的计算机高级语言，语法格式类似一般的计算机高级语言，语法格式类似一般的计算机高级语言，语法格式类似一般的计算机高级语言，具有强大的系统级行为描述具有强大的系统级行为描述具有强大的系统级行为描述具有强大的系统级行为描述能力能力能力能力，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。 VHDL VHDL和和VerilogVerilog已先后成为已先后成为IEEEIEEE标准语言标准语言，是最具代表性和使用最广泛，是
25、最具代表性和使用最广泛的的HDLHDL语言，语言，两者最大差别在于逻辑描述的层次不同两者最大差别在于逻辑描述的层次不同。国内教学大多采用。国内教学大多采用编程风格规范严谨，且引入较早的编程风格规范严谨，且引入较早的VHDLVHDL。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 硬件描述语言硬件描述语言VHDL VHDL VHDLVHDL是是美美国国国国防防部部在在7070年年代代末末和和8080年年代代初初提提出
26、出的的VHSICVHSIC计划的产物。计划的产物。 由美国国防部由美国国防部(DOD)(DOD)制定，作为各合同厂商之间提交复杂制定，作为各合同厂商之间提交复杂电路设计文档的一种标准方案。电路设计文档的一种标准方案。VHDL: VHDL: V VHSIC HSIC H Hardware ardware D Description escription L LanguageanguageVHSICVHSICV Very ery H High igh S Speed peed I Integrated ntegrated C Circuitircuit（19821982年）年）Evaluation
27、 only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.VHDL VHDL 发展历史发展历史Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.VHDLVHDL主要特点主要特点nVHDLVHDL是一门是一门标准化语言标准化语言, ,适用于各种适用于各种EDAEDA设计开发
28、工具设计开发工具, ,具有很强的可移植性具有很强的可移植性。nVHDLVHDL是一门是一门设计输入语言设计输入语言, ,将系统的行为功能用文本代码描述将系统的行为功能用文本代码描述, ,充分体现了充分体现了硬硬件电路的软件实现方式件电路的软件实现方式。nVHDLVHDL是一门是一门网表语言网表语言, ,在基于计算机的设计环境中作为不同设计工具间在基于计算机的设计环境中作为不同设计工具间相互相互通信通信的一种低级格式的一种低级格式, ,可替换可替换, ,可兼容。可兼容。nVHDLVHDL是一门是一门测试语言测试语言, ,可在设计描述的同时建立测试基准可在设计描述的同时建立测试基准(test-be
29、nch),(test-bench),对设对设计进行计进行功能模拟和行为仿真功能模拟和行为仿真。nVHDLVHDL是一门是一门可读性语言可读性语言, ,既为计算机接受也易被人们所理解；既可作为设计既为计算机接受也易被人们所理解；既可作为设计输入输入, ,又是一份又是一份技术文挡技术文挡。 此外，与其它硬件描述语言相比，此外，与其它硬件描述语言相比，VHDLVHDL具有更强的系统级行为描述能力和更具有更强的系统级行为描述能力和更长的生命周期，已成为数字系统设计领域最佳的硬件描述语言之一。长的生命周期，已成为数字系统设计领域最佳的硬件描述语言之一。Evaluation only.Created wi
30、th Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.1.4 1.4 基于基于EDAEDA技术的设计流程技术的设计流程 设计流程设计流程自顶向下的设计流程自顶向下的设计流程设计准备设计准备 设计输入设计输入 仿真验证仿真验证 设计处理设计处理编译编译/ /检查检查建模建模/ /化简化简优化优化/ /综合综合布局布局/ /适配适配网表提取网表提取下载测试下载测试 Evaluation only.Created with Aspose.Slides for .NET 3.5 C
31、lient Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. （1）原原理理图图输输入入方方式式：利利用用EDAEDA工工具具提提供供的的图图形形编编辑辑器器以以原原理理图图的的方方式式进进行行输输入入。原原理理图图输输入入方方式式比比较较容容易易掌掌握握，直直观观且且方方便便，所所画画的的电电路路原原理理图图与与传传统统的的器器件件连连接接方方式式完完全全一一样样，很很容容易易被被人人接接受受，而而且且编编辑辑器器中中有有许许多多现现成成的的单单元元器器件件可可以以利利用用，自自己己也也可可以以根根据据需需要要设设计计元元件件。然然而而原
32、原理理图图输输入入法法的的优优点点同同时时也也是是它它的的缺缺点点：随随着着设设计计规规模模增增大大，对对于于图图中中密密密密麻麻麻麻的的电电路路连连线线，设设计计的的易易读读性性迅迅速速下下降降，尤尤其其是是当当规规模模达达到到一一定定程程度度时时这这种种输输入入方方式式将将无无法法胜胜任任；一一旦旦输输入入完完成成，电电路路结结构构几几乎乎无无法法改改变变：难难以以移移植植、难难以以存存档档、难以交流、难以交付，因为不可能存在一个标准化的原理图编辑器。难以交流、难以交付，因为不可能存在一个标准化的原理图编辑器。 对于目标器件为对于目标器件为FPGA/CPLDFPGA/CPLD的的EDAED
33、A设计基本流程如下设计基本流程如下: :（2 2）状态图输入方式）状态图输入方式：以图形的方式表示：以图形的方式表示状态机状态机进行输入。当填好时钟信进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDLVHDL程序。程序。这种设计方式简化了状态机的描述，在这种设计方式简化了状态机的描述，在RTLRTL设计中有一定的应用。设计中有一定的应用。（3 3）文本输入方式）文本输入方式：利用利用EDAEDA工具提供的工具提供的文本编辑器文本编辑器以程序代码的方式进行以程序代码的方式进行输入。是输入。是最一般化、最具普遍
34、性的输入方法，任何支持最一般化、最具普遍性的输入方法，任何支持HDLHDL的的EDAEDA工具都支持工具都支持文本方式的编辑和编译，文本方式的编辑和编译，可以弥补原理图输入的不足可以弥补原理图输入的不足。1 1设计输入设计输入常用的设计输入方式有三种：常用的设计输入方式有三种：Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 欲欲把把HDLHDL的的软软件件设设计计与与硬硬件件实实现现挂挂钩钩，则则需需要要利利用用E
35、DAEDA开开发发工工具具的的综综合合器器进进行行逻逻辑辑综合。综合。 综综合合器器可可把把HDLHDL描描述述的的功功能能转转化化成成具具体体的的硬硬件件电电路路。针针对对设设计计要要求求及及给给定定器器件件的的结结构构特特性性等等约约束束条条件件，综综合合器器通通过过编编译译、建建模模、优优化化、仿仿真真等等过过程程，可可将将某某一一特特定定项项目目的的HDLHDL描描述述转转化化为为门门级级电电路路的的结结构构描描述述是软件描述与硬件实现的一座桥梁。是软件描述与硬件实现的一座桥梁。 综合过程可在三个层次上进行：综合过程可在三个层次上进行：行为描述行为描述RTLRTL描述：称作行为综合；描
36、述：称作行为综合；RTLRTL描述描述门级描述：称作结构综合；门级描述：称作结构综合；因因此此综综合合器器分分RTLRTL级级综综合合与与行行为为级级综综合合两两种如：种如：Synplify就是就是典型的行为级综合工具。典型的行为级综合工具。 2 2逻辑综合和优化逻辑综合和优化通常通常,VHDL,VHDL程序需要行为级综合器程序需要行为级综合器 Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.硬件描述语言的综合过程硬
37、件描述语言的综合过程Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 逻逻辑辑综综合合、功功能能仿仿真真后后才才能能进进行行目目标标适适配配（即即结结构构综综合合）。利利用用适适配配器器将将逻逻辑辑综综合合后后的的网网表表文文件件针针对对某某一一具具体体的的目目标标器器件件进进行行逻逻辑辑映映射射操操作作( (其其中中包包括括底底层层器器件件配配置置、逻逻辑辑分分割割、逻逻辑辑优优化化、布布局局与布线等与布线等) )
38、。 适配器适配器又称为布局布线器，其功能是将由综合器产生的网表又称为布局布线器，其功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如文件配置于指定的目标器件中，产生最终的下载文件，如JEDEGJEDEG格式格式的文件。的文件。适配所选定的目标器件适配所选定的目标器件(FPGA/CPLD(FPGA/CPLD芯片芯片) )必须属于综合器所必须属于综合器所指定的目标芯片指定的目标芯片。 通常通常EDAEDA开发工具中的开发工具中的综合器综合器可由芯片生产厂家或专业的第三可由芯片生产厂家或专业的第三方方EDAEDA公司提供公司提供( (如如 SynplicitySynplic
39、ity公司的公司的SynplifySynplify综合器综合器) )，而而适配器适配器则需则需由由FPGAFPGACPLDCPLD供应商自己提供，因为适配器的适配对象直接与器件供应商自己提供，因为适配器的适配对象直接与器件结构相对应。结构相对应。 3 3目标器件布局与适配目标器件布局与适配Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 目目标标适适配配和和结结构构综综合合前前需需进进行行VHDLVHDL行行为为功功
40、能能仿仿真真。即即对对VHDLVHDL所所描描述述的的内内容容进进行行模模型型功功能能仿仿真真，由由于于VHDLVHDL的的行行为为仿仿真真是是面面向向高高层层次次的的系系统统级级仿仿真真，是是根根据据VHDLVHDL的的语语义义进进行行的的，只只对对VHDLVHDL的的系系统统描描述述作作可可行行性性评评估估测测试试，此此时时的的仿仿真真不不针针对对任任何何硬硬件件系系统统，只只限限于于功功能能验验证证，与与具具体体电电路路没没有有关关系系，也也不考虑硬件延迟。不考虑硬件延迟。 结结构构综综合合后后，VHDLVHDL综综合合器器将将生生成成一一个个VHDLVHDL网网表表文文件件。该该网网表
41、表文文件件采采用用VHDLVHDL结结构构描描述述方方法法，可可在在VHDLVHDL仿仿真真器器中中进进行行所所谓谓的的时时序序仿仿真真，此此时时的的仿仿真真充分考虑了电路的硬件特征充分考虑了电路的硬件特征，仿真结果与门级仿真基本一致。，仿真结果与门级仿真基本一致。 4 4目标器件的编程目标器件的编程/ /下载下载 如果编译、综合、布线如果编译、综合、布线/ /适配和行为仿真、功能仿真、时序仿真等适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原定设计的要求，则可以将由过程都没有发现问题，即满足原定设计的要求，则可以将由FPGA/CPLDFPGA/CPLD布线布线/ /适配器产生
42、的配置适配器产生的配置/ /下载文件下载文件( (熔丝图熔丝图JEDJED文件文件) )通过编程器和下载通过编程器和下载电缆载入目标芯片电缆载入目标芯片FPGAFPGA或或CPLDCPLD中。中。5 5设计过程中的有关仿真设计过程中的有关仿真Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.设计准备设计准备 设计输入设计输入 仿真验证仿真验证 设计处理设计处理编译编译/ /检查检查建模建模/ /化简化简优化优化/ /综
43、合综合布局布局/ /适配适配网表提取网表提取下载测试下载测试 设计输入编辑器设计输入编辑器 检查检查/ /分析器分析器 布局布局/ /布线适配器布线适配器 编程下载器编程下载器 功能功能/ /时序仿真器时序仿真器EDAEDA设计流程设计流程EDAEDA开发工具开发工具 优化优化/ /综合器综合器 E ED DA A集集成成开开发发工工具具1.5 EDA1.5 EDA技术开发工具技术开发工具 开发工具开发工具Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2
44、011 Aspose Pty Ltd.Altera集成开发工具集成开发工具- QuartusII 随着随着EDAEDA技术的发展与计算机应用水平的提高，各大技术的发展与计算机应用水平的提高，各大PLDPLD生产厂家及生产厂家及EDAEDA软件开发商软件开发商相继推出界面友好、使用方便、功能强大的集成开发工具。如相继推出界面友好、使用方便、功能强大的集成开发工具。如: :Altera公司公司的的Maxplus/Quartus，Xilinx公司的公司的Foundation，Lattice公司的公司的ispEXPERT Synplicity公司的公司的Synplify综合器，综合器，ModelTec
45、hnology公司的公司的ModelSim仿真器等。仿真器等。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 设计输入设计输入 逻辑综合逻辑综合 布线前仿真布线前仿真 目标适配目标适配 布线后仿真布线后仿真 下载测试下载测试基于基于EDAEDA工具的开发过程工具的开发过程Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.
46、2.0.0.Copyright 2004-2011 Aspose Pty Ltd.总结总结EDAEDA技术研究的主要内容技术研究的主要内容EDAEDA技术涉及面广，内容丰富，从教学和实用的角度看，主要应技术涉及面广，内容丰富，从教学和实用的角度看，主要应掌握如下四个方面的内容：掌握如下四个方面的内容： 大规模可编程逻辑器件大规模可编程逻辑器件_ EDA_ EDA设计载体设计载体 ； 硬件描述语言硬件描述语言_ EDA_ EDA设计输入设计输入 ； 软件开发环境软件开发环境MAXPLUS2MAXPLUS2，QuartusQuartus； 硬件开发平台硬件开发平台EDAEDA实验箱、实验箱、SOP
47、CSOPC开发系统。开发系统。 其中，其中，大规模可编程逻辑器件大规模可编程逻辑器件是利用是利用EDAEDA技术进行电子系统技术进行电子系统设计的载体设计的载体，硬件描述语言硬件描述语言是利用是利用EDAEDA技术进行电子系统设计的技术进行电子系统设计的主要描述方式主要描述方式，软件开发工具软件开发工具是利用是利用EDAEDA技术进行电子系统设计技术进行电子系统设计的智能化的自动化的智能化的自动化设计工具设计工具，实验开发系统实验开发系统则是利用则是利用EDAEDA技术进技术进行电子系统设计的下载工具及硬件行电子系统设计的下载工具及硬件验证工具验证工具。 Evaluation only.Cre
48、ated with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.GW48-PK2S型型EDA/SOPC实验开发系统实验开发系统Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.GWA1C12A型适配板型适配板实验用FPGAFPGA与实验主系统接口PS2口RS232串口全彩色VGA口USB口JTA
49、G口SD卡口立体声输出SOPC用RAM/Flash板插口CPLD跳线向上接20MHz跳线向下接Clock0Clock0跳线选择时钟4X4键盘/液晶接口麦克风输入数字声输入以太网口EPCS4 FlashAS下载口AD/DA控制开关高速ADC/DAC板Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.逻辑原理图输入方式逻辑原理图输入方式硬件描述语言输入方式硬件描述语言输入方式时序波形图输入方式时序波形图输入方式模块化混合输
50、入方式模块化混合输入方式 EDAEDA技术的设计输入技术的设计输入Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. 简单可编程逻辑器件简单可编程逻辑器件SPLD(PAL/GAL等）等）复杂可编程逻辑器件复杂可编程逻辑器件CPLD现场可编程门阵列现场可编程门阵列FPGA。 EDAEDA技术的设计载体技术的设计载体Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.
