《x86微处理器引脚功能与总线时序.ppt》由会员分享，可在线阅读，更多相关《x86微处理器引脚功能与总线时序.ppt（38页珍藏版）》请在金锄头文库上搜索。
1、8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最大组态（最小组态）最大组态（最小组态）VCCA15A16/S3A17/S4A18/S5A19/S6HIGH(SSO)MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESETq 8088CPU是是双双列列直直插插式式芯芯片，片， 共有共有40条引脚条引脚;q 引脚引脚33决定工作模式决定工作模式: 接地，最大模式接地，最大模式 接接+5V,
2、最小模式最小模式 q 在两种模式下引在两种模式下引脚脚2431 有不同的名称和意义有不同的名称和意义一、一、8086/80888086/8088的引脚功能的引脚功能1v 系统规模小系统规模小: 只含有一个只含有一个8088CPU不含数字运算协处理器、不含数字运算协处理器、 输入输入/输出协处理器输出协处理器v 系系统统的的控控制制总总线线直直接接由由8088CPU的的控控制制线线供供给给。系统中的系统中的总线控制逻辑电路被减少到最小总线控制逻辑电路被减少到最小。 1最小模式最小模式 (MN/MX=1)28088 在最小模式下的典型配置在最小模式下的典型配置 地址锁存器地址锁存器8282(两片两
3、片)STB OE数据收发器数据收发器OE 8286 T/R A15A8S6S3/A19A16AD7AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8088CPU地址总线地址总线数据总线数据总线控制总线控制总线8284A CLKRESETREADY+5V内内存存I/O接口接口38286（8位双向三态总线驱动器）位双向三态总线驱动器）A1A1A2A2A3A3A4A4A5A5A6A6A7A7OEOEB0B0GNDGND2 23 34 45 56 67 78 89 9101019191818171716
4、1615151414131312121 1B1B1B2B2B3B3B4B4B5B5B6B6B7B7T/T/R R11112020VCCVCCA0A0引脚图引脚图真值表真值表48286数据收发器和数据收发器和8088连接连接最小模式中最小模式中: :数据允许信号数据允许信号DENDEN=0=0，表示在存储器、表示在存储器、I/OI/O访问周期或中断响应周期。访问周期或中断响应周期。 DEN=1DEN=1，高阻高阻， 表示在表示在DMADMA方式方式 DT/R DT/R = 1= 1， A=BA=B； DT/R DT/R = 0 = 0 ，B=A B=A DENDENADAD0 0ADAD1 1A
5、DAD2 2ADAD3 3ADAD4 4ADAD5 5ADAD6 6ADAD7 7A A0 0A A1 1A A2 2A A3 3A A4 4A A5 5A A6 6A A7 7OEOEB B0 0B B1 1B B2 2B B3 3B B4 4B B5 5B B6 6B B7 7T T数数据据总总线线DT/DT/R R80888088828658282（8下降沿锁存下降沿锁存/三态器三态器 ）OEOEGNDGND2 23 34 45 56 67 78 89 91010191918181717161615151414131312121 1STBSTB11112020VCCVCCDIDI0 0D
6、IDI5 5DIDI7 7DIDI6 6DIDI4 4DIDI3 3DIDI2 2DIDI1 1DQDQ0 0DQDQ5 5DQDQ7 7DQDQ6 6DQDQ4 4DQDQ3 3DQDQ2 2DQDQ1 1三态控制三态控制OEOE锁存控制锁存控制STBSTB0 00 01 1非非输入输入DIDI1 10 0 输出输出DQDQ1 10 0高阻高阻0 0非非 不变不变引脚图引脚图引脚图引脚图68282-8088连接图连接图OE OE 输出允许输出允许: :OE=0 D7-D0 OE=0 D7-D0 输出输出（1 1）ALE = STB ALE = STB 出现正脉冲时出现正脉冲时, ,AD7-A
7、D0AD7-AD0出现低出现低8 8 位地址信号位地址信号, ,将锁存将锁存 8 8 位地址位地址. .（2 2）ALE = STB = 0 ALE = STB = 0 时时 AD7-AD0AD7-AD0出现数据。出现数据。 出现数据时出现数据时 不会影响已锁存地址信息不会影响已锁存地址信息8282DI0DI1DI2。DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STBAD0AD1AD2AD3AD4AD5AD6AD7ALEA8A9A15A16A17A18A19. . . . . . .8282OESTB8088地地址址数据数据OE7v 系统规模较大系统规模较大: 除除8088CPU
8、外，还可以有其它协处理器外，还可以有其它协处理器 如如 数字运算协处理器数字运算协处理器8087 输入输入/输出协处理器输出协处理器8089v 系统的控制总线由总线控制器系统的控制总线由总线控制器8288来提供来提供 8288增强增强了了8088CPU总线的驱动能力总线的驱动能力 将将8088的状态信号的状态信号(S2S0)进行译码，进行译码， 提供提供8088对存储器对存储器、I/O接口进行控制所需的信号接口进行控制所需的信号2最大模式最大模式 (MN/MX=0)88086 在最大模式下的典型配置在最大模式下的典型配置 +5V地址锁存器地址锁存器8282(三片三片)STB 数据收发器数据收发
9、器OE 8286T T （二片）二片） MRDC 8288 MWTC 总线总线 IORC控制器控制器 IOWC INTA8259A及有关电路及有关电路 S6-S3/A19-A16AD15-AD8AD7AD0BHE/S7CLKRESETREADYMN/MXVCCRDQS0QS1LOCKTESTNMIGNDGND8284A CLKDT/RDENALE8086CPU地址总线地址总线数据总线数据总线控制总线控制总线PC总总线线插插槽槽RESETREADYS0S1S2INTRRQ/GT0RQ/GT19（一）主频，外频，倍频系数（一）主频，外频，倍频系数 CPU是在时钟信号的控制下工作是在时钟信号的控制下
10、工作时钟信号是一个按一定电压幅度，时钟信号是一个按一定电压幅度， 一定时间间隔发出的脉冲信号一定时间间隔发出的脉冲信号 CPU所有的操作都以时钟信号为基准所有的操作都以时钟信号为基准 CPU 按严格的时间标准发出地址，控制信号，按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据存储器、接口也按严格的时间标准送出或接受数据. 这个这个时间标准由时钟信号确定时间标准由时钟信号确定。CLK二、二、 8088/8086系统总线系统总线 时序时序10 CPU的的主频或内频主频或内频：CPU的内部工作频率的内部工作频率。 主频是表示主频是表示CPU工作速度的重要指标，工作速
11、度的重要指标， 在在 CPU其它性能指标相同时其它性能指标相同时, 主频越高主频越高, CPU 的速度越快的速度越快。 CPU的的外频或系统频率外频或系统频率：指指CPU的的外部总线频率外部总线频率。 倍频系数倍频系数：指指CPU主频和外频的相对比例系数。主频和外频的相对比例系数。 8088/8086/80286/80386的主频和外频值相同的主频和外频值相同; 从从80486DX2开始，开始，CPU的主频和外频不再相同，的主频和外频不再相同， 将外频按一定的比例倍频后得到将外频按一定的比例倍频后得到CPU的主频，的主频，即：即： CPU主频主频 = 外频外频 倍频系数倍频系数 PC机各子系统
12、机各子系统时钟时钟(存储系统，显示系统，总线等存储系统，显示系统，总线等)是由系统是由系统频率按照一定的比例分频得到。频率按照一定的比例分频得到。11550MHzIDE2Pentium III北桥北桥440BXAGP南桥南桥PIIX4ECMOS & RTCUSB超级超级I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache处理机总线处理机总线 100MHz100MHzPCI 总线总线 33MHzPCI 插槽插槽ISA插槽插槽硬件实验箱硬件实验箱ISA总线总线 8MHz内存条内存条ROM BIOS显显示示器器硬盘硬盘光驱光驱软驱软驱键盘鼠标键盘鼠标打印机打印机MODEM6
13、6MHz显卡显卡内频内频外频外频倍频系数倍频系数5.512v 相邻两个脉冲之间的时间间隔，相邻两个脉冲之间的时间间隔， 称为一个时钟周期，又称称为一个时钟周期，又称 T状态状态（T周期周期）。）。（二）（二）T状态状态 每个每个T状态包括状态包括：下降沿下降沿、低电平、低电平、上升沿上升沿、高电平高电平CLKT13v CPU通过总线完成与存储器、通过总线完成与存储器、I/O端口之间的操作，端口之间的操作， 这些操作统称为这些操作统称为总线操作总线操作。数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 ABAB存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备C
14、PU（三）总线周期三）总线周期14执行一个执行一个总线操作总线操作所需要的时间称为所需要的时间称为总线周期总线周期。15 一个基本的总线周期通常包含一个基本的总线周期通常包含 4 个个T状态，状态， 按时间的先后顺序分别称为按时间的先后顺序分别称为T1、T2、T3、T4 总线周期总线周期T1T2T3T4CLK16执行一条指令所需要的时间称为执行一条指令所需要的时间称为指令周期指令周期。 执行一条指令的时间执行一条指令的时间: 是是取指令取指令、执行指令执行指令、取操作数取操作数、存放结果存放结果所需时间的总和。所需时间的总和。 用所需的时钟周期数表示用所需的时钟周期数表示。（四）指令周期（四）
15、指令周期例例 MOV BX, AX 2个个T周期周期 MUL BL 7077个个T周期周期17不同指令的执行时间（即指令周期）是不同的不同指令的执行时间（即指令周期）是不同的; 同一类型的指令，由于操作数不同，指令周期也不同同一类型的指令，由于操作数不同，指令周期也不同例例 MOV BX, AX 2个个T周期周期 MUL BL 7077个个T周期周期 MOV BX , AX 14个个T周期周期18例例2 执行执行ADD BX , AX 包含包含:（1） 取指令取指令 存储器读周期存储器读周期（2） 取取 ( DS:BX )内存单元操作数内存单元操作数 存储器读周期存储器读周期 （3） 存放结果
16、到存放结果到 ( DS:BX )内存单元内存单元 存储器写周期存储器写周期例例1 执行执行 MOV BX, AX 包含包含: 取指令取指令 存储器读周期存储器读周期 执行指令的过程中，执行指令的过程中， 需从存储器或需从存储器或I/O端口读取或存放数据，端口读取或存放数据， 故一个指令周期通常包含若干个总线周期故一个指令周期通常包含若干个总线周期.19 8088CPU取取指指令令、执执行行指指令令分分别别由由BIU、EU完成，完成， 取指和执行指令可以是并行的，取指和执行指令可以是并行的， 故故8088CPU的指令周期的指令周期 可以不考虑取指时间可以不考虑取指时间。 20 为为实实现现某某个
17、个操操作作，芯芯片片上上的的引引脚脚信信号号在在时时钟钟信信号号的的统统一一控控制制下下，按按一一定定的的时时间间顺顺序序发发出出有有效效信信号号，这这个个时时间间顺顺序序就就是时序是时序。如如存储器写操作时序，存储器写操作时序， I/O端口读操作时序。端口读操作时序。（五）时序（五）时序 数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备CPU21l描述某一操作过程中，描述某一操作过程中， 芯片芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图总线上有关引脚信号随时间发生变化的关系图，即时序图。（六
18、）、时序图（六）、时序图时间时间有有关关引引脚脚信信号号T1T2T3T4A19A0D7D0ALECLKMEMR例例 IBM PC/XT 总线上存储器读周期时序总线上存储器读周期时序221、I/O端口、存储器读周期时序端口、存储器读周期时序 指指8088CPU从从I/O端口或存储器读取数据时，端口或存储器读取数据时， 各有关引脚信号随时间变化的情况。各有关引脚信号随时间变化的情况。 数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 ABAB存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备CPU238088GNDA14A13A12A11A10A9A8AD7AD6
19、AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETI/O端口端口、存储器、存储器读读周期时序周期时序T1T2T3T4A19A16/S6S3IO/ /MA15A8ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0高高IO 低低Mem AD7AD024例例 假设假设 ( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX 指令指令MOV AL,
20、BX包含一个从存储器读操作包含一个从存储器读操作DSESSSCSIP数据暂存器数据暂存器PSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据29Ah、地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB地地址址译译码码器器25( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX 1.1.
21、IO/M变低，变低， CPU将对将对内存进行操作内存进行操作2. A19A0上出现地址信号上出现地址信号 0011 0101 0000 0000 1100 A19 A15 A11 A7 A3 A03. ALE上出现正脉冲信号上出现正脉冲信号4. DT/R变低，变低， 数据收发器处于接受状态数据收发器处于接受状态T1状态状态T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D026T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A
22、0 A19A16 D7 D05.5.A19A16上出现状态信号上出现状态信号 0 IF 1 1 （P153P153） S6 S5 S4 S3 使用使用DS S6=0S6=0（80888088与总线连）与总线连）6. AD7AD0变高阻态变高阻态7. RD变低变低 发给内存发给内存, CPU将进行读操作将进行读操作8. DEN 变低变低 允许数据收发器进行数据传送允许数据收发器进行数据传送T2状态状态( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX 27T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALERD
23、DT/RDENCLKS6 S3A7 A0 A19A16 D7 D0( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX T3状态状态9. AD7AD0上出现数据信号上出现数据信号 1 0 0 1 1 0 1 0 AD7 AD0 数据数据由由 3500CH 内存单元送出内存单元送出28T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX
24、10. RD变高，变高， CPU从数据线上读数据从数据线上读数据, 将数据将数据9AH读到读到AL中中11. DEN变高，变高， 数据收发器与总线断开，数据收发器与总线断开， AD7AD0 变高阻态变高阻态T4状态状态29说明说明: :在在T3T3上升沿检测上升沿检测READYREADY为低电平，则下一为低电平，则下一个个T T状态为状态为TwTw，其上升沿检测其上升沿检测READYREADY为高电平，为高电平，则下一个为则下一个为T4T4。T TW W状态：状态：等待状态等待状态, ,总总线上信息与线上信息与T T3 3状态信息状态信息相同。此状态为配合相同。此状态为配合CPUCPU和外设数
25、据传输和外设数据传输, ,外外设通过设通过READYREADY线发线发“数数据未准备好据未准备好”, ,CPUCPU则在则在T T3 3状态后插入状态后插入T TW W状态；状态；外设通过外设通过READYREADY线发线发“准备好准备好”，CPUCPU则脱离则脱离T TW W状态，进入状态，进入T T4 4状态。状态。数据l插入一个插入一个TwTw的的RDRD有效时间为有效时间为3 3T=630nsT=630ns2 2、具有等待状态的总线读周期具有等待状态的总线读周期303、 I/O端口、存储器写周期时序端口、存储器写周期时序 指指8088CPU向向I/O端口或存储器进行写数据时，端口或存储
26、器进行写数据时， 各有关引脚信号随时间变化的情况。各有关引脚信号随时间变化的情况。数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 ABAB存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备CPU31I/O端口、存储器端口、存储器写写周期时序周期时序T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALEWRDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0高高IO 低低Mem8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/
27、S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET32例例 假设假设 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BL指令指令MOV DI, BL包含一个向存储器写操作包含一个向存储器写操作DSESSSCSIP数据暂存器数据暂存器PSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地
28、址址加加法法器器、指令指令1指令指令2指令指令3指令指令4、数据数据17Ch数据数据3、地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB地地址址译译码码器器33 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BL1.1.IO/M变低变低， CPU将对将对内存进行操作内存进行操作2.2.A19A0上出现地址信号上出现地址信号 0110 0011 0000 0110 0011 0000 00000000 1010 1010 A A1919 A A1515 A A1111 A A7 7 A A3 3 A A0 03.3. ALE上出现正
29、脉冲信号上出现正脉冲信号4.4.DT/R变高，数据收发器发送变高，数据收发器发送T1状态状态T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALEWRDT/RDENCLKS6 S3A7 A0 A19A16 D7 D034T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALEWRDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BL5.5. WR变低，变低， 发给内存，发给内存， CPU将进行读将进行读6. A19A16上出现状态
30、信号上出现状态信号 0 IF 1 10 IF 1 1 S6 S5 S4 S3 S6 S5 S4 S3 使用使用DSDS7. DEN 变低，变低， 允许数据收发器进行数据传送允许数据收发器进行数据传送8. AD7AD0上出现数据信号上出现数据信号 即即BL的内容的内容 0 1 1 1 1 1 0 0AD7 AD0T2状态状态35T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALEWRDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BLT3状态状态9.
31、继续提供状态信号继续提供状态信号S6S3 数据信号数据信号D7D010. 维持有关控制信号不变维持有关控制信号不变36T1T2T3T4A19A16/S6S3IO/ /MA15A8 AD7AD0ALEWRDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BLT4状态状态11. WR变高，变高， 将数据将数据线上的数据线上的数据7CH 写到写到 6300AH 内存单元中内存单元中12. DEN变高，变高， 数据收发器与总线断开，数据收发器与总线断开， AD7AD0 变高阻态变高阻态进入进入AL37作作 业业38
