《制作四人抢答器项目课程》由会员分享，可在线阅读，更多相关《制作四人抢答器项目课程（44页珍藏版）》请在金锄头文库上搜索。
1、10v抢答器广泛应用于各种知识竞赛活动中，它具有抢答、锁存、数字显示、复位等功能，是一种典型的数字产品。3.了解编码器、译码器的基本功能了解编码器、译码器的基本功能知识目标知识目标5.了解了解RS、JK触发器的电路组成、特点、逻触发器的电路组成、特点、逻辑功能、触发方式辑功能、触发方式4.了解常用数码显示器件的基本结构和工作原理了解常用数码显示器件的基本结构和工作原理1.掌握组合逻辑电路的分析方法和步骤掌握组合逻辑电路的分析方法和步骤2.了解组合逻辑电路的种类了解组合逻辑电路的种类1了解典型的集成编码、译码电路、常用触发了解典型的集成编码、译码电路、常用触发器的引脚功能并能正确使用器的引脚功能
2、并能正确使用 2能分析设计抢答器电路并安装调试能分析设计抢答器电路并安装调试技能目标技能目标编码器编码器组合逻辑电路分析与设计组合逻辑电路分析与设计 制作制作四人抢答器四人抢答器 搭建三人表决器搭建三人表决器相关知识相关知识实训项目实训项目技能训练技能训练项目项目小结小结译码器译码器数字显示器数字显示器触发器触发器译码、显示器译码、显示器编码器功能测试及应用编码器功能测试及应用触发器功能测试及应用触发器功能测试及应用1.组合逻辑电路的分析组合逻辑电路的分析一一.组合逻辑电路组合逻辑电路分析与设计分析与设计2.组合逻辑电路的设计组合逻辑电路的设计1.组合逻辑电路的分析组合逻辑电路的特点(1)从功
3、能上 (2)从电路结构上任意时刻任意时刻任意时刻任意时刻的输出仅的输出仅的输出仅的输出仅取决于该时刻的输入取决于该时刻的输入取决于该时刻的输入取决于该时刻的输入不含记忆（存储）不含记忆（存储）不含记忆（存储）不含记忆（存储）元件元件元件元件1.组合逻辑电路的分析已知逻辑电路已知逻辑电路已知逻辑电路已知逻辑电路分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 由逻辑电路写出逻函表达式；由逻辑电路写出逻函表达式；由逻辑电路写出逻函表达式；由逻辑电路写出逻函表达式； 化简逻辑函数化简逻辑函数化简逻辑函数化简逻辑函数列真值表，列真值表，列真值表，列真值表，判断其功能。判断其功能。判断其功能。判断其功能
4、。例：例：例：例：试分析图示电路的逻辑功能试分析图示电路的逻辑功能试分析图示电路的逻辑功能试分析图示电路的逻辑功能 。解：解：解：解：(1)(1)由输入端逐级向后递由输入端逐级向后递由输入端逐级向后递由输入端逐级向后递推列表达式，化简。推列表达式，化简。推列表达式，化简。推列表达式，化简。分析步骤分析步骤分析步骤分析步骤：任务任务任务任务1.组合逻辑电路的分析 1.组合逻辑电路的分析(2)由逻辑函数表达式列出真值表ABF0000111011101.组合逻辑电路的分析(3)分析功能由逻辑函数表达式和真值表可知，输出与输入的关系是，输入端相同时输出为0，输入端不同时输出为1。所以本图由四个与非门组
5、成的异或门。2.组合逻辑电路的设计已知逻辑功能已知逻辑功能已知逻辑功能已知逻辑功能设计实现电路设计实现电路设计实现电路设计实现电路设计步骤：设计步骤：设计步骤：设计步骤： 分析任务，确定输入输出变量，列真值表；分析任务，确定输入输出变量，列真值表；分析任务，确定输入输出变量，列真值表；分析任务，确定输入输出变量，列真值表； 画出逻辑图并选择适当的器件实现功能。画出逻辑图并选择适当的器件实现功能。画出逻辑图并选择适当的器件实现功能。画出逻辑图并选择适当的器件实现功能。 写出逻函表达式并化简为适当的形式；写出逻函表达式并化简为适当的形式；写出逻函表达式并化简为适当的形式；写出逻函表达式并化简为适当
6、的形式；任务任务任务任务例：例：例：例：设计一个三人表决电路设计一个三人表决电路设计一个三人表决电路设计一个三人表决电路 ，用与非门实现。，用与非门实现。，用与非门实现。，用与非门实现。解：解：解：解：(1)(1)分析任务确定输入输出变量。设：分别分析任务确定输入输出变量。设：分别分析任务确定输入输出变量。设：分别分析任务确定输入输出变量。设：分别用用用用A A、B B、C C代表三的意见，取值代表三的意见，取值代表三的意见，取值代表三的意见，取值Y Y代表表决结果，代表表决结果，代表表决结果，代表表决结果，Y=Y=1 1，通过；，通过；，通过；，通过；0 0，未通过。，未通过。，未通过。，未
7、通过。A B CY0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 10 00 00 01 11 10 01 1&C CB BA AY Y(2)(2)列真值表列真值表列真值表列真值表(3)(3)写出逻辑函写出逻辑函写出逻辑函写出逻辑函数并化简数并化简数并化简数并化简(4)(4)画出电路画出电路画出电路画出电路二.编码器v编码，就是按照一定规则用数码或符号表示特定对象的过程 。日常生活中采用的是十进制编码，而数字电路中是采用二进制编码。能够实现编码功能的组合逻辑电路称为编码器。 典型编码器典型编码器8 83 3线编码器线编码器10104 4线编码器线编码器1.
8、83线编码器3 3位二位二位二位二进制编进制编进制编进制编码器码器码器码器Y Y2 2Y Y1 1Y Y0 0I I7 7I I1 1I I0 0I0 I1 I2 I3 I4 I5 I6 I7Y0 Y2 Y31 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 任一时刻仅允许有任一时刻仅允许有一个输入端为高电平一个输入端为高电平( (有效有效）优先编码器输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXX XXX1111XXXX XX10110XXXX X100101XXXX 1000100XXX1 0000
9、011XX10 0000010X100 00000011000 0000000特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。（设I7优先权最高I0优先权最低）2.104线编码器十进制数输入输出Y3Y2Y1Y00A000001A100012A200103A300114A401005A501016A601107A701118A810009A910013.典型编码器74LS148逻逻辑辑符符号号集成集成8/3线优先编码器的端口和功能线优先编码器的端口和功能输入：输入：1个低电平有效的使能控制个低电平有效的使能控制ST 8个低电平有效的开关量个低电平有效的开关量I0-I7
10、，优先级依序为，优先级依序为7-0输出：三位二进制编码输出输出：三位二进制编码输出 Y2-Y0 一个低电平有效的状态输出一个低电平有效的状态输出YEX， 一个低电平有效的扩展输出一个低电平有效的扩展输出Ys，功能：功能：当使能有效时（当使能有效时（ST=0）且有输入有效）且有输入有效时（时（ I0-I7中有中有0、）、）输出二进制码为输入端口序号的二进制反码，状态输输出二进制码为输入端口序号的二进制反码，状态输出出YEX有效（为有效（为0），）， Ys无效（为无效（为1 ）；）；当使能有效但没有有效输入当使能有效但没有有效输入（ I0-I7都为都为1）时，状态输出）时，状态输出YEX无效（为无
11、效（为1），）， Ys有效（为有效（为0 ） 。 所以，所以，Ys可以向低优先级的编码器传递使能控制权。可以向低优先级的编码器传递使能控制权。集成集成8/3线优先编码器的端口扩展线优先编码器的端口扩展3.译码器v译码是编码的逆过程，它是将给定的二进制数码按照其原意翻译成具体特定信号。如输入学生学号，显示学生的名字；输入车号，显示车辆信息。能够实现译码功能的电路称为译码器。3 38 8线译码器线译码器10104 4线译码器线译码器38线译码器线译码器1、结构、结构：多输入、多输出：多输入、多输出输入：使能控制开关量（选通）若干个，输入：使能控制开关量（选通）若干个， n位二进制码位二进制码A0-
12、An-1，输出：输出：N个开关量信号：个开关量信号： Y0-YN-1 （N=2n）。）。2、功能：、功能：当使能控制有效时（被选通），端口当使能控制有效时（被选通），端口序号序号与输入与输入的的二进制码二进制码值相同的值相同的输出端输出端为有效电平，指示了当前输入码，为有效电平，指示了当前输入码，其他端口输出无效电平。其他端口输出无效电平。一组一组输入码只能使输入码只能使唯一唯一的一个输出有效（电平与其他输出端的一个输出有效（电平与其他输出端不同）。不同）。3、输出表达式：、输出表达式：Yi （ An -1 A0） =mi （使能控制有效时），（使能控制有效时），每个输出信号是输入变量最小项。
13、每个输出信号是输入变量最小项。74LS13874138真值表四.数码显示器数码管v数字显示器件是用来显示数码、文字或符号的器件，常用的数字显示器件有：荧光数码管、发光二极管数码管（LED）和液晶数码管 。LED数码管数字显示译码器灭零控制功能的灭零控制功能的8位数码显示（位数码显示（4位整数、位整数、4位小数）位小数）当当RBI=0且输入且输入BCD码为码为0000时时, 灭零。灭零。 整数部分的高位和小数部分的低位整数部分的高位和小数部分的低位0灭显。灭显。整数部分最低位和小数部分最高位的整数部分最低位和小数部分最高位的0必须显示，必须显示，RBI=1。五、触发器具有记忆功能的逻辑单元称为具
14、有记忆功能的逻辑单元称为触发器触发器。触发器是构成。触发器是构成时序电路的基本单元。时序电路的基本单元。特点：特点：具有具有两个稳定的定的状态“0”0”和和“1”1”；根据需要可以置根据需要可以置“0”0”、置、置“1”1”。分类：分类：功功能能RSJKD；TT结结构构基本RS同步RS主从型。边沿型1.基本RS触发器&RDSDQQ(1)电路结构电路结构 两与非非门交叉耦合而成。交叉耦合而成。 两输入端入端R RD D、S SD D，两互互补输出端出端Q Q、Q Q。 用用Q Q端的端的状态表示表示触发器的器的状态。二、工作原理二、工作原理维持置00置11约束1*1 10 11 0Q0 0功能Q
15、+1RDSD(2)(2)真真值表表RD直接复位端。直接复位端。SD直接置位端。直接置位端。01111000111110001001100100110011111 11 1QQSDRD或非门时序序图QQSDRD状态不定动作特点作特点输入信号时刻决定着输出状态。输入信号时刻决定着输出状态。逻辑符符号号QQRDSDQQRDSD与非门与非门或非门或非门 结构简单。 输入信入信号存在存在约束。束。 电路每路每时每刻都接收每刻都接收输入信入信号。(3)优缺点优缺点2.同步同步RS触发器触发器&RSQQ&CP(1)电路结构电路结构由基本由基本RS触发器和导引门组成。触发器和导引门组成。(2)工作原理工作原理
16、1110 0 100Qn+1=00约束1Qn+1=11Qn+1=QnQnR S功能功能Qn+1CP01111100000111100001001011动作特点作特点在在CP0时，不接收时，不接收输入信号，在输入信号，在CP1时才时才接收。接收。输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的翻转时刻，这是所有具有翻转时刻，这是所有具有CP的触发器的共同特点。的触发器的共同特点。RDSD时序序图RCPSQ干扰错误逻辑符号(3)缺点缺点 输入仍有入仍有约束束 抗干扰能力差抗干扰能力差QQR Scp(4)改进为了提高可靠性，增强抗干
17、扰能力，希望触发器的次态为了提高可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于取决于CLKCLK的的下降沿（或上升沿）下降沿（或上升沿）到来到来时的输入信号状态，时的输入信号状态，与在此前、后输入的状态没有关系，即边沿触发器。与在此前、后输入的状态没有关系，即边沿触发器。3.边沿JK触发器输 入输 出功能RDSDCPJKQnn+10110直接置11001直接置000不允许1100Qnn保持110101置0111010置11111nQn翻转（计数）真值表符号引脚图特点：1.只在CP下降沿时刻状态才有变化2.有四种功能边沿JK触发器波形图只在触发沿只在触发沿时刻输出才时刻输出才会发生变化会发生
18、变化4.D触发器v常用集成常用集成D触发器触发器:实训：制作四人抢答器实训：制作四人抢答器项目一制作方向指示灯项目一制作方向指示灯项目一制作四人抢答器项目一制作四人抢答器抢答器原理图任务要求任务要求4.通电测试通电测试 3.按原理图进行线路连接按原理图进行线路连接 2.按原理图要求在电路板上布局按原理图要求在电路板上布局 1.元器件识别与检测：对照元件清单清点并检元器件识别与检测：对照元件清单清点并检测所给元件测所给元件 一、组合逻辑电路的特点一、组合逻辑电路的特点任何时刻输出的状态直接由当时的输入状态所决定，而任何时刻输出的状态直接由当时的输入状态所决定，而与电路的原状态无关，不具备记忆功能
19、与电路的原状态无关，不具备记忆功能 二、二、二、二、组合逻辑电路的分析步骤组合逻辑电路的分析步骤由逻辑电路图写出逻辑表达式化简列出真值表由逻辑电路图写出逻辑表达式化简列出真值表由真值表分析电路的逻辑功能并加以说明由真值表分析电路的逻辑功能并加以说明 项目小结项目小结三、三、三、三、组合逻辑电路的设计步骤组合逻辑电路的设计步骤根据实际问题确定输入输出变量列出相应的真值表由真值表列出逻辑表达式化简逻辑表达式根据化简得到的最简表达式按要求画出相应逻辑电路。 四四.编码器编码器编码，就是按照一定规则用数码或符号表示特定对象的过程 五五.译码器译码器译码是编码的逆过程，它是将给定的二进制数码按照其原意翻译成具体特定信号 六六.触发器触发器具有记忆功能的逻辑单元称为具有记忆功能的逻辑单元称为触发触发器器。触发器是构成时序电路的基本单元。触发器是构成时序电路的基本单元。分类：分类：功功能能RSJKD；T结结构构基本RS同步RS主从型。边沿型结束结束
