《数字电路课件首页ppt课件》由会员分享，可在线阅读，更多相关《数字电路课件首页ppt课件（18页珍藏版）》请在金锄头文库上搜索。
1、数字电路课件首页ppt课件 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life, there is hope。有生命必有希望。有生命必有希望第二章 逻辑门电路第三章 组合逻辑电路第四章 时序逻辑电路引论第五章 时序逻辑电路的分析与设计第六章 存储器和可编程逻辑器件第七章 脉冲信号的产生与整形第一章 数字逻辑基础1.1 数制与BCD码1.1.1 1.1.1 常用数制常用数制1.1.2 1.1.2 几种简单的编码几种简单的编码回目录回目录第一章. 数字逻辑基础1.2 逻辑代数基础1.2.11.2.1 基本逻辑运算基本逻辑运算1.2
2、.2 1.2.2 复合逻辑运算复合逻辑运算1.2.3 1.2.3 逻辑电平及正、负逻辑逻辑电平及正、负逻辑下一页下一页1.2.6 1.2.6 逻辑函数的化简逻辑函数的化简1.2.5 1.2.5 逻辑函数的标准形式逻辑函数的标准形式1.2.4 1.2.4 基本定律和规则基本定律和规则上一页上一页回目录回目录2.1 晶体管的开关特性2.1.1 2.1.1 半导体二极管的开关特性半导体二极管的开关特性2.1.2 2.1.2 半导体三极管的开关特性半导体三极管的开关特性2.1.3 2.1.3 MOSMOS管的开关特性管的开关特性下一页下一页回目录回目录第二章. 逻辑门电路2.2 分立元件门电路2.2.
3、1 2.2.1 二极管门电路二极管门电路2.2.2 2.2.2 三极管门电路三极管门电路2.3 TTL门电路2.3.1 2.3.1 TTLTTL与非门典型电路及其工作原理与非门典型电路及其工作原理2.3.2 2.3.2 TTLTTL与非门的电压传输特性与非门的电压传输特性2.3.5 2.3.5 改进型改进型TTLTTL门电路门电路2.3.6 2.3.6 其它类型的其它类型的TTLTTL门电路门电路2.3.3 2.3.3 TTLTTL与非门的静态输入与输出特性与非门的静态输入与输出特性2.3.4 2.3.4 TTLTTL与非门的动态特性与非门的动态特性2.4 ECL门电路 (Emitter Co
4、upled Logic)2.4.1 2.4.1 ECLECL门电路的工作原理门电路的工作原理下一页下一页回目录回目录上一页上一页上一页上一页2.5 MOS门电路2.5.1 2.5.1 NMOSNMOS门电路门电路2.5.2 2.5.2 CMOSCMOS门电路门电路(Complementary Symmetry MOS)2.6 TTL与CMOS电路的接口回目录回目录2.4.2 2.4.2 ECLECL门电路的主要特点门电路的主要特点第三章. 组合逻辑电路下一页下一页回目录回目录3.1 由基本逻辑门构成的组合电路的分析和设计 3.1.1 3.1.1 组合电路的一般分析方法组合电路的一般分析方法 3
5、.1.2 3.1.2 组合电路的一般设计方法组合电路的一般设计方法3.2 MSI构成的组合逻辑电路 3.2.1 3.2.1 自顶向下的模块化设计方法自顶向下的模块化设计方法 3.2.2 3.2.2 编码器编码器 3.2.3 3.2.3 译码器译码器 3.2.4 3.2.4 数据选择器数据选择器 3.2.5 3.2.5 数据分配器数据分配器 3.2.6 3.2.6 算术运算电路算术运算电路 3.2.7 3.2.7 数值比较器数值比较器3.3 组合电路设计举例: 算术逻辑单元(ALU)3.4 组合逻辑电路中的冒险 3.4.1 3.4.1 产生冒险的原因产生冒险的原因 3.4.2 3.4.2 消去冒
6、险的消去冒险的方方法法回目录回目录上一页上一页下一页下一页4.2 存储器件回目录回目录第四章. 时序逻辑电路引论4.1 时序逻辑电路的基本概念 4.1.1 4.1.1 时序逻辑电路的结构模型时序逻辑电路的结构模型 4.1.2 4.1.2 状态表和状态图状态表和状态图4.3 锁存器 4.3.1 4.3.1 RSRS锁存器锁存器 4.3.2 4.3.2 门控门控RSRS锁存器锁存器 4.3.3 4.3.3 D D锁存器锁存器4.4 触发器 4.4.1 4.4.1 主从触发器主从触发器 4.4.2 4.4.2 边沿触发器边沿触发器4.5 触发器逻辑功能的转换 4.5.1 4.5.1 代数法代数法 4
7、.5.2 4.5.2 图表法图表法4.6 触发器应用举例回目录回目录上一页上一页回目录回目录第五章. 时序逻辑电路的分析与设计5.1 MSI构成的时序逻辑电路 5.1.1 5.1.1 寄存器和移位寄存器寄存器和移位寄存器 5.1.2 5.1.2 计数器计数器 5.1.3 5.1.3 移位寄存器型计数器移位寄存器型计数器5.2 时序逻辑电路的分析方法 5.2.1 5.2.1 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法 5.2.2 5.2.2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法下一页下一页5.3 同步时序逻辑电路设计方法 5.3.1 5.3.1 用用SSISSI设计同步
8、时序逻辑电路设计同步时序逻辑电路 5.3.2 5.3.2 用用MSIMSI设计同步时序逻辑电路设计同步时序逻辑电路上一页上一页回目录回目录回目录回目录下一页下一页第六章. 存储器和可编程逻辑器件6.1 存储器 6.1.1 6.1.1 ROM ROM (Read-Only Memory)(Read-Only Memory) 6.1.2 6.1.2 随机存取存储器随机存取存储器 (RAM)(RAM)6.2 可编程逻辑器件（PLD) 6.2.1 6.2.1 可编程阵列逻辑可编程阵列逻辑(PAL)(PAL)6.2.2 6.2.2 通用阵列逻辑通用阵列逻辑(GAL)(GAL) 6.2.3 6.2.3 P
9、LDPLD的开发过程的开发过程6.3 VHDL语言回目录回目录上一页上一页6.3.1 6.3.1 VHDLVHDL基本结构与语法基本结构与语法6.3.1.1 6.3.1.1 VHDLVHDL的组成的组成6.3.1.2 6.3.1.2 实体实体（Entity)Entity)6.3.1.3 6.3.1.3 结构体结构体 (Architecture)(Architecture)6.3.1.4 6.3.1.4 程序包程序包 (Package) (Package) 与与 USEUSE 语句语句6.3.1.5 6.3.1.5 库库 (Library)(Library)6.3.1.6 6.3.1.6 VHD
10、LVHDL运算符运算符6.3.1.7 6.3.1.7 数据对象数据对象6.3.1.8 6.3.1.8 VHDLVHDL常用语句常用语句下一页下一页6.3.1.9 6.3.1.9 元件及元件例化元件及元件例化6.3.1.10 6.3.1.10 配置配置 (configuration)(configuration)6.3.1.11 6.3.1.11 子程序子程序6.3.1.12 6.3.1.12 其他：属性、时钟的表示其他：属性、时钟的表示6.3.1.13 6.3.1.13 VHDLVHDL的模板的模板6.3.1.14 6.3.1.14 常见错误常见错误6.3.1.15 6.3.1.15 保留字保
11、留字上一页上一页下一页下一页回首页回首页第七章. 脉冲信号的产生与整形7.1 555集成定时器 7.1.1 57.1.1 5G G555555定时器的电路结构定时器的电路结构 7.1.2 7.1.2 定时器的逻辑功能定时器的逻辑功能7.2 施密特触发器 7.2.1 7.2.1 用用555555定时器构成施密特触发器定时器构成施密特触发器 7.2.2 7.2.2 集成施密特触发器集成施密特触发器 7.2.3 7.2.3 施密特触发器的应用施密特触发器的应用7.3 单稳态触发器 7.3.1 7.3.1 由由555555定时器构成的单稳态触发器定时器构成的单稳态触发器 7.3.2 7.3.2 用施密特触发器构成单稳态触发器用施密特触发器构成单稳态触发器 7.3.3 7.3.3 集成单稳态触发器集成单稳态触发器 7.3.4 7.3.4 单稳态触发器的应用单稳态触发器的应用7.4 多谐振荡器 7.4.1 7.4.1 用用555555定时器构成多谐振荡器定时器构成多谐振荡器 7.4.2 7.4.2 用施密特触发器构成多谐振荡器用施密特触发器构成多谐振荡器 7.4.3 7.4.3 石英晶体多谐振荡器石英晶体多谐振荡器回首页回首页上一页上一页
