07第二十章门电路和组合逻辑电路

《07第二十章门电路和组合逻辑电路》由会员分享，可在线阅读，更多相关《07第二十章门电路和组合逻辑电路（208页珍藏版）》请在金锄头文库上搜索。

1、1第第2020章章 门电路和组合逻辑电路门电路和组合逻辑电路2 2第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路20.1 20.1 脉冲信号脉冲信号脉冲信号脉冲信号20.2 20.2 基本门电路及其组合基本门电路及其组合基本门电路及其组合基本门电路及其组合 20.5 20.5 逻辑代数逻辑代数逻辑代数逻辑代数 20.4 CMOS 20.4 CMOS门电路门电路门电路门电路20.3 TTL20.3 TTL门电路门电路门电路门电路 20.6 20.6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合20.7 20.7 加法器加法器加法器加法器

2、20.8 20.8 编码器编码器编码器编码器20.9 20.9 译码器和数字显示译码器和数字显示译码器和数字显示译码器和数字显示20.10 20.10 数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器20.11 20.11 应用举例应用举例应用举例应用举例3 31. 1. 掌握基本门电路的逻辑功能、逻辑符号、状态掌握基本门电路的逻辑功能、逻辑符号、状态掌握基本门电路的逻辑功能、逻辑符号、状态掌握基本门电路的逻辑功能、逻辑符号、状态表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路、门电路、门电路、门电路、

3、CMOSCMOS门门门门电路的特点电路的特点电路的特点电路的特点; ;3. 3. 会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路; ;4.4.理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能电路的工作原理和功能电路的工作原理和功能电路的工作原理和功能; ;5. 5. 学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。本章要求：本章

4、要求：2. 2. 会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数; ; 第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路4 4模拟信号：模拟信号：模拟信号：模拟信号：随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号20.1 脉冲信号脉冲信号模拟信号模拟信号模拟信号模拟信号数字信号数字信号数字信号数字信号电子电路中的信号电子电路中的信号电子电路中的信号电子电路中的信号1. 1. 模拟信号模拟信号模拟信号模拟信号正弦波信号正弦波信号正弦波信号正弦波信号t

5、t三角波信号三角波信号三角波信号三角波信号t t5 5 处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路。如整流如整流如整流如整流电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。信号间的大小及相位关系。信号间的大小及相位关系。信号间的大小及相位关系。 在模拟电路中在模拟电路中在模拟电路中在模拟电路中，晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工

6、作在放大区。大区。大区。大区。 2. 2. 脉冲信号脉冲信号脉冲信号脉冲信号是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。尖顶波尖顶波尖顶波尖顶波t矩形波矩形波矩形波矩形波t6 6 处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路，它注重，它注重，它注重，它注重研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。 在数字电路中，晶体管一

7、般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。饱和区，起开关的作用。饱和区，起开关的作用。饱和区，起开关的作用。脉冲信号脉冲信号脉冲信号脉冲信号正脉冲：正脉冲：正脉冲：正脉冲：脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高负脉冲：负脉冲：负脉冲：负脉冲：脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低如：如：如：如：0+3V0-3V正脉冲正脉冲正脉冲正脉冲0+3V0-3V负脉冲负脉冲负脉冲负脉冲7 7脉冲幅度脉冲幅度脉冲幅度脉冲幅度 A A脉冲上升沿脉冲上升沿脉冲上升沿脉冲上升沿 t t

8、r r 脉冲周期脉冲周期脉冲周期脉冲周期 T T脉冲下降沿脉冲下降沿脉冲下降沿脉冲下降沿 t tf f 脉冲宽度脉冲宽度脉冲宽度脉冲宽度 t tp p 脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波实际的矩形波实际的矩形波实际的矩形波8 820.2 基本门电路及其组合基本门电路及其组合 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条所谓门就是一种开关，它能按照一

9、定的条件去控制信号的通过或不通过。件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑门电路的输入和输出之间存在一定的逻辑关系关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。20.2.1 逻辑门电路的基本概念逻辑门电路的基本概念 基本逻辑关系为基本逻辑关系为“与与与与”、“或或或或”、“非非非非”三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及“与与与与”、“或或或或”、“非非非非”的意义。的意义。9 9220V+- 设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻

10、辑“0”0”表示，开关表示，开关表示，开关表示，开关闭合、灯亮用闭合、灯亮用闭合、灯亮用闭合、灯亮用 逻辑逻辑逻辑逻辑“1”1”表示。表示。表示。表示。逻辑表达式逻辑表达式逻辑表达式逻辑表达式： Y = A B1. “1. “与与与与” ”逻辑关系逻辑关系逻辑关系逻辑关系 “ “与与与与”逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。000101110100ABYBYA状态表状态表状态表状态表1010BY220VA+-

11、2. “2. “或或或或” ”逻辑关系逻辑关系逻辑关系逻辑关系 “ “或或或或”逻辑关系是指当决定某事件的条件之一逻辑关系是指当决定某事件的条件之一逻辑关系是指当决定某事件的条件之一逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。具备时，该事件就发生。具备时，该事件就发生。具备时，该事件就发生。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y = A + B状态表状态表状态表状态表000111110110ABY11113. “3. “非非非非” ”逻辑关系逻辑关系逻辑关系逻辑关系 “非非”逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑关系是

12、否定或相反的意思。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y = A状态表状态表状态表状态表101AY0Y220VA+-R1212基本逻辑关系基本逻辑关系与与或或非非非非 逻辑运算逻辑运算非非 逻辑状态表逻辑状态表逻辑式：逻辑式：F= A A F 0 1 1 0或逻辑运算或逻辑运算逻辑式：逻辑式：F=A+B或或 逻辑状态表逻辑状态表 A B F 0 0 0 0 1 1 1 0 1 1 1 1与逻辑运算与逻辑运算逻辑式：逻辑式：F=A B与与 逻辑状态表逻辑状态表 A B F 0 0 0 0 1 0 1 0 0 1 1 11313 由电子电路实现逻辑运算时，它的输入和输由电子电路实现逻辑

13、运算时，它的输入和输由电子电路实现逻辑运算时，它的输入和输由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高出信号都是用电位（或称电平）的高低表示的。高出信号都是用电位（或称电平）的高低表示的。高出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定电平和低电平都不是一个固定的数值，而是有一定电平和低电平都不是一个固定的数值，而是有一定电平和低电平都不是一个固定的数值，而是有一定的变化范围。的变化范围。的变化范围。的变化范围。 门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的

14、电子电路，与门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。 门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、或非门、异或门等。或非门、异或门等。或非门、异或门等。或非门、异或门等。20.2.1分立元件基本逻辑门电路分立元件基本逻辑门电路20.2 基本门电路及其组合基本门电路及其组合1414 电平的高低电平的高低一般用一般用“1”和和“0”两种两种状态区别，若状态区别

15、，若规定规定高电平为高电平为“1”，低电，低电平为平为“0”则则称为称为正逻辑正逻辑。反之则称为反之则称为负负逻辑逻辑。若无特。若无特殊说明，均采殊说明，均采用正逻辑。用正逻辑。100VUCC高电平高电平低电平低电平15开关开关元件元件二极管二极管反向截止：反向截止：开关接通开关接通开关断开开关断开三极管三极管（C,E)饱和区饱和区： 截止区：截止区：开关接通开关接通CEB开关断开开关断开 正向导通：正向导通： CEB门门(电子开关电子开关)满足一定条件时，电路允许信号通过满足一定条件时，电路允许信号通过 开关接通开关接通 。开门状态开门状态：关门状态关门状态：条件不满足时，信号通不过条件不满

16、足时，信号通不过 开关断开开关断开 。16161. 二极管二极管“与与” 门电路门电路 (1) (1) 电路电路电路电路(2) (2) 工作原理工作原理工作原理工作原理输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“ “与与与与”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表0V3V17171. 二极管二极管“与与” 门电路门电路(3) (3) 逻辑关系：逻辑

17、关系：逻辑关系：逻辑关系：“ “与与与与”逻辑逻辑即：有即：有“0”出出“0”，全全“1”出出“1”Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：&ABYC00000010101011001000011001001111ABYC“ “与与与与”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表18182. 二极管二极管“或或” 门电路门电路 (1) (1) 电路电路电路电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“ “或或或或”门逻辑状态表门逻辑状态表门逻辑状态表门逻

18、辑状态表3V3V-Ucc- 12VRDADCABYDBC(2) (2) 工作原理工作原理工作原理工作原理输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。19192. 二极管二极管“或或” 门电路门电路(3) 逻辑关系逻辑关系：“ “或或或或”逻辑逻辑即：有即：有“1”出出“1”，全全“0”出出“0”Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：ABYC 100000011101111011001011101011111ABYC“ “或或或或”门逻

19、辑状态表门逻辑状态表门逻辑状态表门逻辑状态表20203. 晶体管晶体管“非非” 门电路门电路+UCC-UBBARKRBRCYT 1 0截止截止截止截止饱和饱和(2) 逻辑表达式：逻辑表达式：Y=A“0”10“1” (1) (1) 电路电路电路电路“0”“1”AY“ “非非非非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表逻辑符号逻辑符号1AYR1DR2AY+12V+3V嵌位二极管嵌位二极管21211. 1. 与非门电路与非门电路与非门电路与非门电路有有“0”出出“1”，全，全“1”出出“0”“ “与与与与”门门门门&ABCY&ABC“ “与非与非与非与非”门门门门0001001110111

20、1011001011101011110ABYC“ “与非与非与非与非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1Y“ “非非非非”门门门门20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合22222. 2. 或非门电路或非门电路或非门电路或非门电路Y1ABC“ “或非或非或非或非”门门门门1Y20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合“ “或或或或”门门门门ABC 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYC“ “或非或非或非或非”门

21、逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： “ “非非非非”门门门门2323例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y22424ABC&1&D1Y3. 3. 与或非门电路与或非门电路与或非门电路与或非门电路20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合Y=A.B+C.D逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1&YABCD逻辑符

22、号逻辑符号253. 逻辑符号对照逻辑符号对照曾用符号曾用符号美国符号美国符号ABYABYABYAAY国标符号国标符号AB&A1ABYAB12727 复合门电路复合门电路与非门与非门逻辑符号逻辑符号逻辑式逻辑式1ABFABY或非门或非门AB1F1ABY111ABCDF与或非门与或非门Y = AB+CDY = AB1ABCDY=1ABY= AB +AB异或门异或门同或门同或门=1ABY= AB+AB2828各种门可以有多个输入端各种门可以有多个输入端三输入端与门三输入端与门三输入端或门三输入端或门&ABYC1ABYCY = ABCY = A+B+C &ABYCY = ABCCY = A+B+C 1

23、ABY还有很多，此处略还有很多，此处略.292920.3 TTL门电路门电路( (三极管三极管三极管三极管三极管逻辑门电路三极管逻辑门电路三极管逻辑门电路三极管逻辑门电路) ) TTL门电路是双极型集成电路，与分立门电路是双极型集成电路，与分立元件相比，元件相比，具有速度快、可靠性高和微型具有速度快、可靠性高和微型化等优点化等优点，目前分立元件电路已被集成电，目前分立元件电路已被集成电路替代。下面介绍集成路替代。下面介绍集成“与非与非”门电路的门电路的工作原理、特性和参数。工作原理、特性和参数。3030 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1输入级输入级输入级输入级中

24、间级中间级中间级中间级输出级输出级输出级输出级20.3.1 TTL“与非与非”门电路门电路1. 1. 电路电路电路电路E2E3E1B等效电路等效电路等效电路等效电路C多发射极多发射极多发射极多发射极三极管三极管三极管三极管3131 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1(1) (1) 输入全为高电平输入全为高电平输入全为高电平输入全为高电平“1”(3.6V)1”(3.6V)时时时时2. 2. 工作原理工作原理工作原理工作原理4.3VT T2 2、T T5 5饱和导通饱和导通饱和导通饱和导通钳位钳位2.1VE E结反偏结反偏结反偏结反偏截止截止截止截止“0”(0.3V)

25、 负载电流负载电流负载电流负载电流（灌电流）（灌电流）（灌电流）（灌电流）输入全高输入全高“1”,输出为输出为低低“0”1VT1R1+Ucc T4三个三个PN结结导通需导通需2.1V3232 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T12. 2. 工作原理工作原理工作原理工作原理1VT T2 2、T T5 5截止截止截止截止 负载电流负载电流负载电流负载电流（拉电流）（拉电流）（拉电流）（拉电流）(2) (2) 输入端有任一低电平输入端有任一低电平输入端有任一低电平输入端有任一低电平“0”(0.3V)0”(0.3V)(0.3V)“1”“0”输入有低输入有低“0”输出为输出为

26、高高“1” 流过流过 E结的电结的电流为正向电流流为正向电流5VVY 5-0.7-0.7 =3.6V逻辑关系逻辑关系：任任0 则则 13333有有有有“0”0”出出出出“1”1”全全全全“1”1”出出出出“0”0”“与非与非”逻逻辑关系辑关系00010011101111011001011101011110ABYC“ “与非与非与非与非”门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y&ABC“ “与非与非与非与非”门门门门343474LS00、74LS20管脚排列示意图管脚排列示意图&1211109814133456712&UC

27、C4B 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)3535(1) (1) 电压传输特性：电压传输特性：电压传输特性：电压传输特性：输出电压输出电压输出电压输出电压 U UOO与输入电压与输入电压与输入电压与输入电压 U Ui i的关系。的关系。的关系。的关系。C CD DE E3. TTL“3. TTL“与非与非与非与非” ”门特性及参数门特性及参数门特性及参数门特性及参数电压传输特性电压传输特性电压传输特性电压传输特性测试电路测试电路测

28、试电路测试电路A AB BOO1 12 23 31 12 23 34 4 U Ui i /V/VU UOO/V/V& &+5V+5VU Ui iU Uo oV VV V3636A AB BC CD DE E(2)TTL“(2)TTL“与非与非与非与非” ”门的参数门的参数门的参数门的参数电压传输特性电压传输特性电压传输特性电压传输特性典型值典型值典型值典型值3.6V3.6V， 2.4V2.4V为合格为合格为合格为合格典型值典型值典型值典型值0.3V0.3V， 0.4V0.4V为合格为合格为合格为合格输出高电平电压输出高电平电压输出高电平电压输出高电平电压U UOHOH输出低电平电压输出低电平电

29、压输出低电平电压输出低电平电压U UOLOL输出高电平输出高电平输出高电平输出高电平电压电压电压电压U UOHOH和输出低电平电压和输出低电平电压和输出低电平电压和输出低电平电压U UOLOLU UOO/V/VOO1 12 23 31 12 23 34 4 U Ui i /V/V0.51.31.43737 指一个指一个指一个指一个“与非与非与非与非”门能带同类门的最大数目，它门能带同类门的最大数目，它门能带同类门的最大数目，它门能带同类门的最大数目，它表示带负载的能力。对于表示带负载的能力。对于表示带负载的能力。对于表示带负载的能力。对于TTL“TTL“与非与非与非与非”门门门门 N NOO

30、8 8。输入高电平电流输入高电平电流输入高电平电流输入高电平电流 I IIHIH和输入低电平电流和输入低电平电流和输入低电平电流和输入低电平电流 I IILIL 当某一输入端接当某一输入端接当某一输入端接当某一输入端接高电平高电平高电平高电平，其余输入端接低电，其余输入端接低电，其余输入端接低电，其余输入端接低电 平平平平时，时，时，时，流入该输入端的电流，流入该输入端的电流，流入该输入端的电流，流入该输入端的电流，称为高电平输入电流称为高电平输入电流称为高电平输入电流称为高电平输入电流 I IIHIH（ A A）。）。）。）。 当某一输入端接当某一输入端接当某一输入端接当某一输入端接低电平低

31、电平低电平低电平，其余输入端接高电平其余输入端接高电平其余输入端接高电平其余输入端接高电平时，时，时，时，流出该输入端的电流，流出该输入端的电流，流出该输入端的电流，流出该输入端的电流，称为低电平输入电流称为低电平输入电流称为低电平输入电流称为低电平输入电流 I IILIL（mAmA）。）。）。）。扇出系数扇出系数扇出系数扇出系数N NOO3838平均传输延迟时间平均传输延迟时间平均传输延迟时间平均传输延迟时间 t tpd pd 50%50%tpd1tpd2 TTL TTL的的的的 t tpd pd 约在约在约在约在 10ns 40ns10ns 40ns，此值愈小愈好。，此值愈小愈好。，此值愈

32、小愈好。，此值愈小愈好。输入波形输入波形ui输出波形输出波形uO393920.3.2 三态输出三态输出“与非与非”门门当控制端当控制端当控制端当控制端为高电平为高电平为高电平为高电平“1”1”时，时，时，时，实现正常实现正常实现正常实现正常的的的的“与非与非与非与非”逻辑关逻辑关逻辑关逻辑关系系系系Y Y= =ABAB“1”控制端控制端 DE1. 1. 电路电路电路电路 D截止截止截止截止 T5Y R3R5AB R4R2R1 T3 T4T2+5V T1404020.3.2 三态输出三态输出“与非与非”门门“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5VT11.

33、 1. 电路电路电路电路导通导通导通导通1V1V当控制端当控制端当控制端当控制端为低电平为低电平为低电平为低电平“0”0”时，时，时，时，输出输出输出输出 Y Y处处处处于开路状于开路状于开路状于开路状态，也称态，也称态，也称态，也称为高阻状为高阻状为高阻状为高阻状态。态。态。态。4141&YEBA逻辑符号逻辑符号 表示任意态表示任意态表示任意态表示任意态20.3.2 三态输出三态输出“与非与非”门门 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0三态输出三态输出三态输出三态输出“与非与非与非与非”状态表状态表状态表状态表ABEY功能表功能表输出高阻输出高阻输出高阻输

34、出高阻4242三态门应用：三态门应用：三态门应用：三态门应用： 可实现用可实现用可实现用可实现用一条一条一条一条总线分时传送总线分时传送总线分时传送总线分时传送几个不同的数据或控制信号。几个不同的数据或控制信号。几个不同的数据或控制信号。几个不同的数据或控制信号。“1”“0”“0”如图所示：如图所示：如图所示：如图所示：总总总总线线线线& &A A1 1B B1 1E E1 1& &A A2 2B B2 2E E2 2& &A A3 3B B3 3E E3 3A1 B14343&ABF符号符号功能表功能表三态门的符号及功能表三态门的符号及功能表&ABF符号符号功能表功能表三态门电路三态门电路使

35、能端高电平起作用使能端高电平起作用使能端低电平起作用使能端低电平起作用E1E2E3公公用用总总线线ABC工作时，工作时，E1、E2、E3分时分时接接入高电平入高电平，将不同数据（将不同数据（A、B、C）分时送至总线。）分时送至总线。三态门主要作为三态门主要作为TTL电路与电路与总线总线间的间的接口电路接口电路。三态门的作用？三态门的作用？44441ABCDY&ABY1ABYA1Y&ABYABY1=1ABY=1ABYY = ABY =A+BY = AY = ABY =A+BY = AB+CD= AB +AB= AB+AB&ABY复习复习45以外的逻辑关系以外的逻辑关系与与或或非非同或逻辑运算同或

36、逻辑运算同或同或 逻辑状态表逻辑状态表 A B Y 0 0 1 0 1 0 1 0 0 1 1 1异或逻辑运算异或逻辑运算异或异或 逻辑状态表逻辑状态表 A B Y 0 0 0 0 1 1 1 0 1 1 1 0异或异或同或同或逻辑式：逻辑式：Y=A B逻辑式：逻辑式：Y=A BY = A B + A BY = A B + A B4848三、三、TTL与非门的特点：与非门的特点：3. 3. 由三极管构成，可以做成集成电路。由三极管构成，可以做成集成电路。1. 1. 只需一个工作电源只需一个工作电源 (+5V)(+5V)。2. 2. 输出典型值高电平为输出典型值高电平为3.4V3.4V、低电平为

37、、低电平为0.3V0.3V。TTLTTL与非门在使用时多余输入端的处理：与非门在使用时多余输入端的处理：接接+5V+5V。悬空（悬空视为悬空（悬空视为“1 1”）输入端并联使用。输入端并联使用。 一般一般 UOH 2.4V UOL 0.4V 便认为合格。便认为合格。 阈值电压阈值电压UT = 1.4V当只有两个输入信号当只有两个输入信号A A、B B 时，时， C C为多余端为多余端 &ABYC+5V49门电路多余输入端的处理门电路多余输入端的处理：一般不允许将多余输入端悬空（悬空相当于高电平），否一般不允许将多余输入端悬空（悬空相当于高电平），否则将会引入干扰信号。则将会引入干扰信号。（1

38、1）对与逻辑（与、与非）门电路，应将多余输入端经）对与逻辑（与、与非）门电路，应将多余输入端经电阻（电阻（1 133）或直接接电源正端。）或直接接电源正端。（2 2）对或逻辑（或、或非）门电路，应将多余输入端接）对或逻辑（或、或非）门电路，应将多余输入端接“地地”。（3 3）如果前级（驱动级）有足够的驱动能力，也可将多）如果前级（驱动级）有足够的驱动能力，也可将多余输入端与信号输入端联在一起。余输入端与信号输入端联在一起。5050其它问题其它问题数字集成电路共分两大类：数字集成电路共分两大类：TTL 电路电路CMOS电路电路Transistor Transistor LogicCO-Metal

39、lic Oxide Semiconductor（互补金属氧化物半导体）（互补金属氧化物半导体）TTL 电路电路CMOS电路电路工作速度高，带负载能力强；工作速度高，带负载能力强；工作电源工作电源+5V；多余端可以悬空，悬空视为多余端可以悬空，悬空视为“1”。理论。理论上可以，但一般不采用。上可以，但一般不采用。功耗低，抗干扰能力强；功耗低，抗干扰能力强；工作电源工作电源+3 18V；多余端不可以悬空。易烧坏管子多余端不可以悬空。易烧坏管子 TTL门电路由晶体管组成，属双极型门电门电路由晶体管组成，属双极型门电路路，MOS 门电路由场效应管组成，属单极型门电路由场效应管组成，属单极型门电路门电路

40、，MOS 门电路是目前大规模和超大规门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。模数字集成电路中应用最广泛的一种。 MOS 门电路分类门电路分类 NMOS电路电路 PMOS电路电路 CMOS电路电路20.4 CMOS20.4 CMOS 门电路门电路门电路门电路525220. 4. 1 CMOS 非门电路非门电路AYT2+UDDT1N 沟道沟道P 沟道沟道GGDSS20.4 CMOS门电路门电路 PMOSPMOS管管管管NMOSNMOS管管管管CMOS CMOS 管管管管负载管负载管负载管负载管驱动管驱动管驱动管驱动管( (互补对称管互补对称管互补对称管互补对称管) )A A=“

41、1”=“1”时，时，时，时，T T1 1导通，导通，导通，导通， T T2 2截止，截止，截止，截止，Y Y= =“ “0 0” ”A A=“0”=“0”时，时，时，时，T T1 1截止，截止，截止，截止， T T2 2导通，导通，导通，导通，Y Y= =“ “1 1” ”Y= AY= A该电路具有反相器的功能。该电路具有反相器的功能。20.4.2 CMOS “与非与非”门电路门电路P 沟道负载管并联沟道负载管并联N 沟道沟道 驱动管驱动管 串联串联设设：A = 1 1，B = 1 1则：则：T1 T2 导通导通 T3 T4 截止截止Y = 00设设：A = 0 0，B = 1 （不全为（不全

42、为 1 1）则则：T2 T3 导通导通 T1 T4 截止截止Y = 1 1Y = A B负载管和驱动管串联负载管和驱动管串联1 11 1 01Y1 120.4.3 CMOS “或非或非”门电路门电路P 沟道沟道负载管负载管串联串联N 沟道沟道驱动管驱动管并联并联设设：A = 0 0，B = 0 0 0 0 0 0则：则：T3 T4 导通导通 T1 T2 截止截止 驱动管与负载管串联驱动管与负载管串联Y =1 1设设：A = 0 0，B =1 1 （输入不全为零时）输入不全为零时）则：则：T2 T3 导通导通 T1 T4截止截止 Y =0Y = A+B10 0Y注意：注意：上述分析表明，上述分析

43、表明，MOS “与非与非”门门的输入端越多，串联的驱动管越多，导的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，对于会因输入端的增多而提高，对于MOS “或非或非”门因驱动管并联，不存在这个问门因驱动管并联，不存在这个问题，因此，题，因此，MOS门电路中门电路中 “或非或非”门门用的较多。用的较多。56例例1、 CMOS电路如图所示，已知输入信号的波形，试写出输电路如图所示，已知输入信号的波形，试写出输 出信号出信号 F 的波形。的波形。A1YAFABYFAB57&ABYC例例2、CMOS电路如图所示，已知输入信号的

44、波形，试写出输电路如图所示，已知输入信号的波形，试写出输 出信号出信号 F 的波形。的波形。1ABYAYABCBY6161(1) (1) 静态功耗低（每门只有静态功耗低（每门只有静态功耗低（每门只有静态功耗低（每门只有0.01mW, TTL0.01mW, TTL每门每门每门每门10mW)10mW)(2) (2) 抗干扰能力强抗干扰能力强抗干扰能力强抗干扰能力强(3) (3) 扇出系数大扇出系数大扇出系数大扇出系数大(4) (4) 允许电源电压范围宽允许电源电压范围宽允许电源电压范围宽允许电源电压范围宽 ( 3 18V )( 3 18V )(1) (1) 速度快速度快速度快速度快(2) (2)

45、抗干扰能力强抗干扰能力强抗干扰能力强抗干扰能力强(3) (3) 带负载能力强带负载能力强带负载能力强带负载能力强626220.5 逻辑代数逻辑代数 逻辑代数逻辑代数逻辑代数逻辑代数（又称布尔代数），（又称布尔代数），（又称布尔代数），（又称布尔代数），它是分析设计逻它是分析设计逻它是分析设计逻它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用辑电路的数学工具。虽然它和普通代数一样也用辑电路的数学工具。虽然它和普通代数一样也用辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，字母表示变量，字母表示变量，字母表示变量，但变量的取值只有但变量的取值只有但变量的取值只有但变量的取值只有“0

46、”0”，“1”1”两种，分别称为逻辑两种，分别称为逻辑两种，分别称为逻辑两种，分别称为逻辑“0”0”和逻辑和逻辑和逻辑和逻辑“1”1”。这里这里这里这里“0”0”和和和和“1”1”并不表示数量的大小，而是表示两并不表示数量的大小，而是表示两并不表示数量的大小，而是表示两并不表示数量的大小，而是表示两种相互对立的逻辑状态。种相互对立的逻辑状态。种相互对立的逻辑状态。种相互对立的逻辑状态。6318451845年，英国数学家布尔创立了用符号来表达语言和思维的逻年，英国数学家布尔创立了用符号来表达语言和思维的逻辑性数学。将这种逻辑用数（辑性数学。将这种逻辑用数（ 0 0 和和 1 1 ）来表示，形成了

47、逻辑）来表示，形成了逻辑代数，也称布尔代数，它是以数学形式来分析研究逻辑问题的。代数，也称布尔代数，它是以数学形式来分析研究逻辑问题的。在分析和设计电路时经常要用到这种数学工具，故在本章将介在分析和设计电路时经常要用到这种数学工具，故在本章将介绍逻辑代数的基本定理和逻辑函数式的化简方法。绍逻辑代数的基本定理和逻辑函数式的化简方法。 逻辑代数所表示的是逻辑代数所表示的是逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系逻辑关系逻辑关系，而不是数量关而不是数量关而不是数量关而不是数量关系。这是它与普通代数的本质区别系。这是它与普通代数的本质区别系。这是它与普通代数的本质区别系。这是它与普通代数的

48、本质区别。64641. 1. 常量与变量的关系常量与变量的关系常量与变量的关系常量与变量的关系20. 5. 1 逻辑代数运算法则逻辑代数运算法则2. 2. 逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则自等律自等律自等律自等律0-10-1律律律律重叠律重叠律重叠律重叠律还原律还原律还原律还原律互补律互补律互补律互补律交换律交换律交换律交换律65652. 2. 逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则逻辑代数的基本运算法则普通代数普通代数普通代数普通代数不适用！不适用！不适用！不适用！证证证证: :结合律结合律结合律结合律分配律

49、分配律分配律分配律A+1=1 A A=A.6666110011111100反演律反演律反演律反演律列状态表证明：列状态表证明：AB00011011111001000000吸收律吸收律吸收律吸收律(1) A+AB = A (2) A(A+B) = A对偶式对偶式对偶式对偶式6767对偶关系：对偶关系：对偶关系：对偶关系：将某逻辑表达式中的将某逻辑表达式中的将某逻辑表达式中的将某逻辑表达式中的与与与与( )( )换成或换成或换成或换成或 (+)(+)，或，或，或，或(+)(+)换成与换成与换成与换成与( )( )，得到一个新的逻辑表达得到一个新的逻辑表达得到一个新的逻辑表达得到一个新的逻辑表达式，

50、即为原逻辑式的式，即为原逻辑式的式，即为原逻辑式的式，即为原逻辑式的对偶式对偶式对偶式对偶式。若原逻辑恒等式若原逻辑恒等式若原逻辑恒等式若原逻辑恒等式成立，则其对偶式也成立。成立，则其对偶式也成立。成立，则其对偶式也成立。成立，则其对偶式也成立。证明证明：A+AB = A（3）（4）对偶式对偶式对偶式对偶式（5）（6）对偶式对偶式对偶式对偶式686868逻辑函数表示方法逻辑函数表示方法逻辑函数表示方法逻辑函数表示方法逻辑式逻辑式逻辑式逻辑式状态表状态表状态表状态表逻辑图逻辑图逻辑图逻辑图卡诺图卡诺图卡诺图卡诺图 逻辑式：用基本运算符号列出输入、输出变量间逻辑式：用基本运算符号列出输入、输出变量

51、间 的逻辑代数式的逻辑代数式 卡诺图：与变量的最小项对应的按一定规则排列的方格图卡诺图：与变量的最小项对应的按一定规则排列的方格图 用逻辑符号表示输入、输出变量间的逻辑关系用逻辑符号表示输入、输出变量间的逻辑关系 逻辑图：逻辑图： 状态表：列出输入、输出变量的所有逻辑状态状态表：列出输入、输出变量的所有逻辑状态20. 5. 2 逻辑函数的表示方法逻辑函数的表示方法6969下面举例说明这四种表示方法。下面举例说明这四种表示方法。 例：例：例：例：有一有一有一有一T T形走廊，在相会处有一路灯形走廊，在相会处有一路灯形走廊，在相会处有一路灯形走廊，在相会处有一路灯, , 在进入走廊在进入走廊在进入

52、走廊在进入走廊的的的的A A、B B、C C三地各有控制开关，都能独立进行控制。三地各有控制开关，都能独立进行控制。三地各有控制开关，都能独立进行控制。三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设三个开关同时闭合，灯亮。设三个开关同时闭合，灯亮。设三个开关同时闭合，灯亮。设A A、B B、C C代表三个开关代表三个开关代表三个开关代表三个开关（输入变量）；（输入变量）；（输入变量）；（输

53、入变量）；Y Y代表灯（输出变量）。代表灯（输出变量）。代表灯（输出变量）。代表灯（输出变量）。设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0”7070 1. 1. 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表用输入、输出变用输入、输出变用输入、输出变用输入、输出变量的逻辑状态量的逻辑状态量的逻辑状态量的逻辑状态(“1”(“1”或或或或“0”)0”)以以以以表格形式来表示表格形式来表示表格形式来表示表格形式来表示逻辑函数。逻辑函数。逻辑函数。逻辑函数。三输入变量有八种组合状态三输入变量有八种组合状态三输入变量有八种组合状态

54、三输入变量有八种组合状态n n输入变量有输入变量有输入变量有输入变量有2 2n n种组合状态种组合状态种组合状态种组合状态 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 17171 2. 2. 逻辑式逻辑式逻辑式逻辑式取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1” 用用用用“与与与与”“”“”“”“或或或或”“”“”“”“非非非非”等运算来表达逻辑函数等运算来表达逻辑函数等运算来表达逻辑函数等运算来表达逻辑函数的表达式。的表达式。的表达式。的表达式。(1)由逻辑状态表写出逻

55、辑式由逻辑状态表写出逻辑式对应于对应于Y=1，若输入变量为若输入变量为若输入变量为若输入变量为“1”1”，则取输入变量本身，则取输入变量本身，则取输入变量本身，则取输入变量本身( (如如如如 A A ) )；若输入变量为若输入变量为若输入变量为若输入变量为“0”0”则取则取则取则取其反变量其反变量其反变量其反变量( (如如如如 A A ) )。一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系， 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 17272各组合之间各组合之间各组合之间各

56、组合之间是是是是“或或或或”关系关系关系关系 2. 2. 逻辑式逻辑式逻辑式逻辑式反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 17373 3. 3. 逻辑图逻辑图逻辑图逻辑图YCBA&1CBA747420. 5. 3 逻辑函数的化简逻辑函数的化简 由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式

57、及由此画出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若经过简化，则经过简化，则经过简化，则经过简化，则可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。从从从从而而而而可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可靠性。靠性。靠性。靠性。 利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现利用逻辑代

58、数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。化简方法化简方法化简方法化简方法公式法公式法公式法公式法卡诺图法卡诺图法卡诺图法卡诺图法75751. 1. 用用用用 “ “与非与非与非与非” ”门构成基本门电路门构成基本门电路门构成基本门电路门构成基本门电路(2)应用应用“与非与非”门构成门构成“或或”门电路门电路(1) 应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：7676&YA(3) (3) 应用应用应用应

59、用“与非与非与非与非”门构成门构成门构成门构成“非非非非”门电路门电路门电路门电路(4) (4) 用用用用“与非与非与非与非”门构成门构成门构成门构成“或非或非或非或非”门门门门YBA&由逻辑代数运算法则：由逻辑代数运算法则：777777应用运算法则化简应用运算法则化简化简逻辑式子应用较多的公式： A+1=1 , AA=0 A+A=1 , A+A=A A A=A , A=A A B=A+BA+B=A BA+AB=A+B7878例例1：化简化简2. 2. 应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简（1 1）并项法）并项法）并项法）并项法例例2

60、：化简化简（2 2）配项法）配项法）配项法）配项法7979例例3： 化简化简（3 3）加项法）加项法）加项法）加项法（4 4）吸收法）吸收法）吸收法）吸收法吸收吸收吸收吸收例例4： 化简化简8080例例5：化简化简吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收81或或或或 例例11 例例 12 冗余项冗余项冗余项冗余项（5 5）配项消项法）配项消项法）配项消项法）配项消项法82综合练习：综合练习：8383 3. 3. 应用卡诺图化简应用卡诺图化简应用卡诺图化简应用卡诺图化简卡诺图卡诺图卡诺图卡诺图: :是与变量的最小项对应的按一定规则排列的是与变量的最小项对应的按一定规则排列

61、的是与变量的最小项对应的按一定规则排列的是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。方格图，每一小方格填入一个最小项。方格图，每一小方格填入一个最小项。方格图，每一小方格填入一个最小项。（1 1）最小项：）最小项：）最小项：）最小项： 对于对于对于对于n n输入变量有输入变量有输入变量有输入变量有2 2n n种组合种组合种组合种组合, , 其相应其相应其相应其相应的乘积项也有的乘积项也有的乘积项也有的乘积项也有2 2n n个，则每一个个，则每一个个，则每一个个，则每一个乘积项就称为一个最乘积项就称为一个最乘积项就称为一个最乘积项就称为一个最小项。其特点是每个输入变量

62、均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。如：三个变量，有如：三个变量，有如：三个变量，有如：三个变量，有8 8种组合，最小项就是种组合，最小项就是种组合，最小项就是种组合，最小项就是8 8个，卡诺个，卡诺个，卡诺个，卡诺图也相应有图也相应有图也相应有图也相应有8 8个小方格。个小方格。个小方格。个小方格。在卡诺图的行和列分别标出变量及其状态。在卡诺图的行和列分别标出变

63、量及其状态。在卡诺图的行和列分别标出变量及其状态。在卡诺图的行和列分别标出变量及其状态。8484 (2) (2) 卡诺图卡诺图卡诺图卡诺图BA0101二变量二变量二变量二变量BCA0010011110三变量三变量三变量三变量二进制数对二进制数对二进制数对二进制数对应的十进制应的十进制应的十进制应的十进制数编号数编号数编号数编号AB00011110CD00011110四变量四变量四变量四变量任意两任意两任意两任意两个相邻个相邻个相邻个相邻最小项最小项最小项最小项之间只之间只之间只之间只有一个有一个有一个有一个变量改变变量改变变量改变变量改变m2m24CDEABm0m1m3m6m7m5m4m8m9

64、m11m10m2m14m15m13m12m25m26m27m30m31m29m28m16m24m17m19m18m22m23m21m20五变量卡诺图五变量卡诺图8686( 2)( 2)卡诺图卡诺图卡诺图卡诺图（a)a)根据状态表画出卡诺图根据状态表画出卡诺图根据状态表画出卡诺图根据状态表画出卡诺图如如如如: :ABC00100111101111将输出变量为将输出变量为将输出变量为将输出变量为“1”1”的的的的填入对应的小方格填入对应的小方格填入对应的小方格填入对应的小方格, ,为为为为“0”0”的可不填。的可不填。的可不填。的可不填。 0 0 0 0 A A B B C Y Y0 0 1 10

65、 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 18787( 2)( 2)卡诺图卡诺图卡诺图卡诺图（b)b)根据逻辑式画出卡诺图根据逻辑式画出卡诺图根据逻辑式画出卡诺图根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分将逻辑式中的最小项分将逻辑式中的最小项分将逻辑式中的最小项分别用别用别用别用“1”1”填入对应的填入对应的填入对应的填入对应的小方格。如果逻辑式中小方格。如果逻辑式中小方格。如果逻辑式中小方格。如果逻辑式中最小项不全，可不填。最小项不全，可不填。最小项不全，可不填。最小项不全，可不填。如如如如: :注意：注意：注意：注意：如

66、果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应先化为最小项，或按先化为最小项，或按先化为最小项，或按先化为最小项，或按例例例例7 7方法填写。方法填写。方法填写。方法填写。8888( 3)( 3)应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数ABC00100111101111例例例例6. 6.用卡诺图表示并化简。用卡诺图表示并化简。解：解：(a)(a)将取值为将取值为将取值为将取值为“1”1”的的的的相邻小方格圈成圈相邻小方格圈成圈相邻小方格圈成圈相邻小方格圈成圈;

67、 ;步骤步骤步骤步骤1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式(b)(b)所圈取值为所圈取值为所圈取值为所圈取值为“1”1”的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数应为应为应为应为2 2n n，( (n n=0,1,2)=0,1,2)8989( 3)( 3)应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数ABC00100111101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式卡诺图化简法：保留一个

68、圈内最小项的卡诺图化简法：保留一个圈内最小项的卡诺图化简法：保留一个圈内最小项的卡诺图化简法：保留一个圈内最小项的相同变量，相同变量，相同变量，相同变量，而消去而消去而消去而消去相反变量。相反变量。相反变量。相反变量。909000ABC100111101111解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式多余多余多余多余AB00011110CD000111101111相邻相邻相邻相邻例例例例6. 6. 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数(1)(2)9191解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式AB

69、00011110CD000111101例例例例7. 7. 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数111111111含含含含A A均填均填均填均填“1”1”注意：注意：注意：注意：1.1.圈的个数应最少圈的个数应最少圈的个数应最少圈的个数应最少2.2.每个每个每个每个“圈圈圈圈”要最大要最大要最大要最大3.3.每个每个每个每个“圈圈圈圈”至少要包至少要包至少要包至少要包含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最小项。小项。小项。小项。化简步骤化简步骤： 将函数化为最小项之和的形式将函数化为最小项之和的形式 画出表示该

70、逻辑函数的卡诺图画出表示该逻辑函数的卡诺图 找出可以合并的最小项找出可以合并的最小项 选取化简后的乘积项选取化简后的乘积项选取原则是：选取原则是： 这些乘积项应包含函数式中所有的最小项这些乘积项应包含函数式中所有的最小项 所用的乘积项数目最少所用的乘积项数目最少 每个乘积项包含的因子最少每个乘积项包含的因子最少 卡诺图化简卡诺图化简 以相邻对称为原则，将尽量多的以相邻对称为原则，将尽量多的“1”圈在一圈在一起起圈要大圈要大圈数要少圈数要少圈中要含新圈中要含新“1”9393F=ABC+ABC+BCD+BCDFABCD000111100001111011111111F=m( 1, 3, 4, 5,

71、 7, 10, 12, 14 )例例1 用卡诺图化简下列逻辑函数用卡诺图化简下列逻辑函数FABCD00011110000111101F = + + BC BCF = +1111111BCDAD ACD9494FABCD000111100001111011111111111F=m(0, 1, 3, 4, 6, 7 )例例2 用卡诺图化简下列逻辑函数用卡诺图化简下列逻辑函数F=m(0,2,5,6,7,8,9,10,11,14,15)F = BD +AB +BC +ABDFABC0010011110111111F = BC +AC + AB从以上分析可见：从以上分析可见：圈两个最小项消一个因子圈两个

72、最小项消一个因子圈四个最小项消两个因子圈四个最小项消两个因子圈八个最小项消三个因子圈八个最小项消三个因子959520. 6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：任何时刻电路的输出状态任何时刻电路的输出状态任何时刻电路的输出状态任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的只取决于该时刻的输入状态，而与该时刻以前的只取决于该时刻的输入状态，而与该时刻以前的只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。电路状态无关。电路状态无关。电路状态无关。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电

73、路框图X X1 1X Xn nX X2 2Y Y2 2Y Y1 1Y Yn n. . . . .组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出969620. 6. 1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式(2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换(3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析

74、逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：逻辑图逻辑图逻辑表达式逻辑表达式化简化简状态表状态表说明功能说明功能9797例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y =Y2 Y3= A AB B AB.A B. .A B. A. .A BBY1AB&YY3Y29898(2) (2) 应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简Y = A AB B AB. = A AB +B AB.=AB +AB反演律反演律 = A (A+

75、B) +B (A+B).反演律反演律 = A AB +B AB.9999 (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB=A B逻辑式逻辑式逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能输入输入输入输入相同相同相同相同输出为输出为输出为输出为“0”0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“1”1”，称为称为称为称为“异或异或异或异或”逻辑逻辑逻辑逻辑关系。这种电路称关系。这种电路称关系。这种电路称关系。这种电路称“异或异或异或异或”门。门。门。门。 =1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符

76、号ABY001 100111001100100(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能A B.Y =AB AB .AB化简化简化简化简AB= AB+A B& & &1 11 1BAY& &101101 (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能输入输入输入输入相同相同相同相同输出为输出为输出为输出为“1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“0”,0”,称为称

77、为称为称为“判一致电路判一致电路判一致电路判一致电路”(“(“同或门同或门同或门同或门”) ) , ,可用于可用于可用于可用于判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。=A B逻辑式逻辑式逻辑式逻辑式 =1ABY逻辑符号逻辑符号=A BABY001 100100111102102例例例例3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能Y&1BA&C101AA写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号103103

78、B BY&1BA&C001设：设：C=0封锁封锁封锁封锁选通选通B信号信号打开打开打开打开例例例例 3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能B写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC104特点：特点： C=1时选通时选通A路信号；路信号； C=0时选通时选通B路信号。路信号。信号选通电路信号选通电路C A B Y0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1 01 1 0 11 1 1 1状态表状态表105例例4：某一组合逻辑电路如图所示，是分析其逻辑功能某一组合逻辑电路如图所示，是分

79、析其逻辑功能。解：由逻辑图写出逻辑式，并化简解：由逻辑图写出逻辑式，并化简105106106ABCY00010010010001101000101011001111状状 态态 表表（2）由逻辑式列出状态表）由逻辑式列出状态表107107（3）分析逻辑功能）分析逻辑功能 只当只当ABC全为全为0或全为或全为1，输出，输出Y才为才为1，否则为，否则为0。故该电路称为判一致电路。故该电路称为判一致电路。可用于判断三个输入端的状态是否一致。可用于判断三个输入端的状态是否一致。108 例例 5 分析图中所示电路的逻辑功能，输入信号分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。是一组

80、二进制代码。&ABCDY 解解 1. 逐级写输出函数的逻辑表达式逐级写输出函数的逻辑表达式WX109&ABCDYWX2. 化简化简1103. 列状态表列状态表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111000000004. 功能说明：功能说明：当输入四位代码中当输入四位代码中 1 的个数为奇数时输出的个数为奇数时输出为为 1，为偶数时输出为，为偶数时输出为 0 检奇电路

81、检奇电路。11111120. 6. 2 组合逻辑电路的综合组合逻辑电路的综合根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计设计设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：逻辑抽象逻辑抽象列状态表列状态表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图112112 例例例例1 1：设计一个三人设计一个三人设计一个三人设计一个三人(A(A、B B、C)C)表决电路。每人有表决电路。每人有表决电路

82、。每人有表决电路。每人有一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示“1”1”；如不赞同，；如不赞同，；如不赞同，；如不赞同，不按键，表示不按键，表示不按键，表示不按键，表示“0”0”。表决结果用指示灯表示，多数。表决结果用指示灯表示，多数。表决结果用指示灯表示，多数。表决结果用指示灯表示，多数赞同，灯亮为赞同，灯亮为赞同，灯亮为赞同，灯亮为“1”1”，反之灯不亮为，反之灯不亮为，反之灯不亮为，反之灯不亮为“0”0”。 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式

83、写出逻辑表达式写出逻辑表达式取取取取 Y Y=“1”( =“1”( 或或或或Y Y=“0” ) =“0” ) 列逻辑式列逻辑式列逻辑式列逻辑式取取取取 Y Y = “1” = “1”对应于对应于对应于对应于Y Y=1=1，若输入变量为若输入变量为若输入变量为若输入变量为“1”1”，则取输入变量本身则取输入变量本身则取输入变量本身则取输入变量本身( (如如如如 A A ) )；若输入变量为若输入变量为若输入变量为若输入变量为“0”0”则取则取则取则取其反变量其反变量其反变量其反变量( (如如如如 A A ) )。0 0 0 A A B B C Y Y0 0 1 0 1 0 0 1 1 1 0 0

84、 1 0 1 1 1 01 1 1 状态表状态表状态表状态表11110000113113(3) (3) 用用用用“与非与非与非与非”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“与与与与”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“或或或或”关系关系关系关系 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ABC00011110011111状态表状态表

85、状态表状态表1144. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABYC&1& 用与非门实现用与非门实现&115115115三人表决电路三人表决电路三人表决电路三人表决电路& & ABCY116116例例例例2 2：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。要求要求要求要求: : 当输入变量当输入变量当输入变量当输入变量A A、B B、C C中有奇数个同中有奇数个同中有奇数个同中有奇数个同时为时为时为时为“1”1”时，输出为时，输出为时，输出为时，输出为“1”1”，否则为，否则为，否则为，否则为“0”0”。用。用。用。用“

86、与非与非与非与非”门实现。门实现。门实现。门实现。 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 0 0 0 0 A A B B C C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1(3) (3) 用用用用“与非与非与非与非”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路A ABCBC00001 10 00101111110101 11 11 11 1解：解： 状态表状态表状态表状态表117117 (4) (4) 逻辑图逻辑图逻辑图逻

87、辑图YCBA01100111110&1010118118例例例例 3:3: 某工厂有某工厂有某工厂有某工厂有A A、B B、C C三个车间和一个自备三个车间和一个自备三个车间和一个自备三个车间和一个自备电站，站内有两台发电机电站，站内有两台发电机电站，站内有两台发电机电站，站内有两台发电机GG1 1和和和和GG2 2。GG1 1的容量是的容量是的容量是的容量是GG2 2的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需GG2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间开工，只需满足要求；如果两个车间开工，只需满

88、足要求；如果两个车间开工，只需满足要求；如果两个车间开工，只需GG1 1运行，如运行，如运行，如运行，如果三个车间同时开工，则果三个车间同时开工，则果三个车间同时开工，则果三个车间同时开工，则GG1 1和和和和 GG2 2均需运行。试均需运行。试均需运行。试均需运行。试画出控制画出控制画出控制画出控制GG1 1和和和和 GG2 2运行的逻辑图。运行的逻辑图。运行的逻辑图。运行的逻辑图。 设：设：设：设：A A、B B、C C分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：开工为开工为“1”，不开工为，不开工为“0”；G1和和 G2

89、运行为运行为“1”，不运行为，不运行为“0”。(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“0”0”、“1”1”的含义的含义的含义的含义。119119 逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，只需间开工，只需间开工，只需GG2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需开工

90、，只需开工，只需GG1 1运行，如果运行，如果运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则GG1 1和和和和 GG2 2均需运行。均需运行。均需运行。均需运行。开工开工开工开工“1”不开工不开工不开工不开工“0”运行运行运行运行“1”不运行不运行不运行不运行“0”(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2状态表状态表状态表状态表12

91、0120(2) (2) 由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果 (3) (3) 化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1状态表状态表状态表状态表121121(4) (4) 用用用用“与非与非与非与非”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路 由逻辑

92、表达式画出由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。ABC00100111101111122122(5) (5) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图A BCA BC&G1G2123 例例4 4 设计一个监视交通信号灯工作状态的逻辑电设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒

93、有关人员修理。 解解 1. 状态赋值状态赋值 输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z（有无故障有无故障）1 - 有有0 - 无无列状态表列状态表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 10111111243. 画逻辑图画逻辑图&1&111RGYZ125设计一个故障显示电路，要求：设计一个故障显示电路，要求： (1) 两台电动机两台电动机A和和B正常工作时，绿灯正常工作时，绿灯F1亮；亮； (2) 电动机电动机A或或B

94、发生故障时，黄灯发生故障时，黄灯F2亮；亮； (3) 两台电动机两台电动机A和和B都发生故障时，红灯都发生故障时，红灯F3亮。亮。 (2) 写出写出逻辑表达式：表达式： F1 = = A B； F2 = = A B+A B； F3 = =A B ABF1001 100100111F2F300000110(1)列状态表列状态表 例例5 5 设：正常工作：设：正常工作：“0” 故障：故障：“1” 灯亮：灯亮：“1” 灯不亮：灯不亮：“0”126(3) 画出逻辑电路图：画出逻辑电路图：127 某同学参加四门课程的考试，规定如下：某同学参加四门课程的考试，规定如下：1）课程）课程A及格得及格得1分，不

95、及格得分，不及格得0分；分； 2）课程）课程B及格得及格得2分，不及格得分，不及格得0分；分；3）课程）课程C及格得及格得4分，不及格得分，不及格得0分；分； 4）课程）课程D及格得及格得5分，不及格得分，不及格得0分；分； 若总分大于若总分大于8分（含分（含8分），就可以结业，试设计实现分），就可以结业，试设计实现上述要求的逻辑电路。上述要求的逻辑电路。 例例6 6 解：解：设： 及格及格“1”，不及格，不及格“0”。 可以可以结业“1”，未，未结业“0”128列状态表A（1分） B（2分）C（4分）D（5分）Y0000000010001000011101000010100110001111

96、1000010010101001011111000110111110011111129 试与非门设计一个三输入、三输出的组合逻辑电路。输试与非门设计一个三输入、三输出的组合逻辑电路。输出出Y1、Y2、Y3为三个操作台，由三个输入信号为三个操作台，由三个输入信号A、B、C控制，控制，每个工作台必须接收到两个信号才能动作：当每个工作台必须接收到两个信号才能动作：当A、B有信号有信号时时Y1动作，动作，B、C有信号时有信号时Y2动作，动作，C、A有信号时有信号时Y3动作动作（A、B、C有信号和工作台动作均用有信号和工作台动作均用“1”表示）。表示）。 例例7 7 (1) 根据根据逻辑要求列出状要求列

97、出状态表表ABCY1Y2Y3000000001000010000011010100000101001110100111111130(2) 由状由状态表写出表写出逻辑式式ABCY1Y2Y3000000001000010000011010100000101001110100111111(3) 用与非用与非门变换逻辑式式131(4) 画出画出逻辑图所示。所示。13213220. 7 加法器加法器20. 7 .1 二进制二进制 十进制：十进制：十进制：十进制：0909十个数码，十个数码，十个数码，十个数码，“逢十进一逢十进一逢十进一逢十进一”。 在数字电路中，常用的组合电路有加法器、在数字电路中，常用

98、的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。 在数字电路中，为了把电路的两个状态在数字电路中，为了把

99、电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 ( (“1”“1”态和态和态和态和“0”0”态态态态) )与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用二进制二进制二进制二进制。二进制：二进制：二进制：二进制：0 0，1 1两个数码，两个数码，两个数码，两个数码，“逢二进一逢二进一逢二进一逢二进一”。一、二进制数表示法一、二进制数表示法1. 十进制：十进制：- 逢十进一逢十进一数码数码：0 92. 二进制：二进制：- 逢二进一逢二进一数码：数码：0 ，13. 八进制八进制：- 逢八进一逢八进一数码数码：0 74. 十六进制十

100、六进制 ：-逢十六进一逢十六进一数码：数码：0 9 , A(10) , B(11) , C(12) , D(13) , E(14) , F(15)任意任意(N)进制数展开式的普遍形式：进制数展开式的普遍形式： 第第 i 位的系数位的系数 第第 i 位的权位的权5. 几种常用进制数之间的转换几种常用进制数之间的转换(1) 二二-十转换：十转换： 将二进制数按位权展开后相加将二进制数按位权展开后相加(2) 十十- -二转换二转换：整数的转换整数的转换-连除法连除法26213余数余数206213202 1101除基数除基数得余数得余数作系数作系数从低位从低位到高位到高位0. 812521. 6250

101、21. 250020. 5000取整取整1100. 62500. 2500乘基数乘基数取整数取整数作系数作系数从高位从高位到低位到低位小数的转换小数的转换-连乘法连乘法快速转换法：拆分法快速转换法：拆分法( 26 )10= 16 + 8 + 2= 24 +23 + 21= ( 1 1 0 1 0 )2 若小数在连乘多次若小数在连乘多次后不为后不为 0，一般按照精确，一般按照精确度要求度要求(如小数点后保留如小数点后保留 n 位位)得到得到 n 个对应位的个对应位的系数即可。系数即可。21. 00001(3) 二二-八转换八转换:57(4) 八八-二转换二转换:每位每位 8 进制数转换为相应进制

102、数转换为相应 3 位二进制数位二进制数011 001. 100 111每每 3 位二进制数相当一位位二进制数相当一位 8 进制数进制数011 111 101. 110 1000002341. 062（5）二）二-十六转换：十六转换：每每 4 位二进制数相当一位位二进制数相当一位 16 进制数进制数A1（6）十六）十六-二转换：二转换：每位每位 16 进制数换为相应的进制数换为相应的 4 位二进制数位二进制数13913920. 7 加法器加法器加法器加法器加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如

103、：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现140140140例：例：A=1101, B=1001， 计计算算A+B。1 1 0 11 0 0 1+011010011加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括加数、被加数和低位来其余各位都是三个数相加，包括加数、被加数和低位来的进位。的进位。(4)

104、任何位相加都产生两个结果：本位和、向高位的进位。任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用半加器实现用全加器实现用全加器实现14114114120.7. 2 半加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示

105、半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC C 142142142半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图& &=1=1ABSCA B S C0 0 0 00 1 1 01 0 1 01 1 0 114314314320.7. 3 全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表

106、示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i 全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号： 全加器：全加器：全加器：全加器：AiBiCi-1SiCiCOCO CICI144144(1) (1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2) (2)

107、写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1145145半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器1BiAiCi-1SiC Ci iC COO C COO 逻辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&14620.7.4加法器加法器实现多位二进制数相加的电路实现多位二进制数相加的电路1. 4 位串行

108、进位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI 实现两个四位二进制数的加法运算。实现两个四位二进制数的加法运算。 A 11011101；B10111011 用四个全加器组成串联电路用四个全加器组成串联电路C3A3B3S3S2S1S0A2A1A0B2B1B0C0 CIC0 CIC0 CIC0 CIC1C2C01 11 10 01 11011=0=0=1

109、 1=0=0 =1 1=0=0=1=1=1=1=1 1特点：串行进位；运算速度慢；电路简单；特点：串行进位；运算速度慢；电路简单；加法运算电路是微型机加法运算电路是微型机CPU中一个关键部件中一个关键部件1 1 1 1 0 0 1 1（A）（B）（S）+1 1 0 0 1 1 1 1 1111 0 0 0 0 0 0 例例 1482. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接作加法运算时，总进位信号由输入二进制数直接产生。产生。特点特点优点：速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂149超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A

110、2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283150150150 具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。Y1I1编编 码码 器器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图用文字、符号或者数字表示特定对象的过程用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）（用二进制代码表示不同事物）编码：编码：20. 8 编码器编码器151分类：分类：二进制编码器二进制编码器二

111、二十进制编码器十进制编码器2nn104或或 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足2n N n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。普通编码器：每次只有一个输入信号。普通编码器：每次只有一个输入信号。优先编码器：可以同时出现多个输入。优先编码器：可以同时出现多个输入。二进制代码：二进制代码： 编码后的二进制数。编码后的二进制数。用二进制代码表示十个数字符号用二进制代码表示十个数字符号 0 9，又称为，又称为 BCD 码（码（Binary

112、 Coded Decimal ）几种常见的几种常见的BCD代码：代码：8421码码余余 3 码码2421码码5211码码余余 3 循环码循环码其他代码：其他代码：ISO 码码，ASCII（美国信息交换标准代码美国信息交换标准代码）二进制代码二进制代码二进制代码二进制代码二二- -十进制代码：十进制代码：15315320. 8. 1 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制

113、制制代代代代码码码码154154(1) (1) 分析要求：分析要求：分析要求：分析要求：输入有输入有输入有输入有8 8个信号，个信号，个信号，个信号，即即即即 N=8N=8，根据，根据，根据，根据 2 2n n N N 的的的的关系，即关系，即关系，即关系，即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将将将将 I I0 0、I I1 1、I I7 7 8 8个信号编成

114、二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2) (2) 编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3) 设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。解：解：1551550 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4

115、I5I6I7 7 (2) (2) 列编码表：列编码表：列编码表：列编码表：输入输入输输出出Y2 Y1 Y0156156 (3) (3) 写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“与非与非与非与非”式式式式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7157157 (4) (4) 画出逻辑图画出逻辑图

116、画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2& & & &1 11 11 11 11 11 11 1Y2Y1Y0158158将十进制数将十进制数将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路20. 8. 2 二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码159用用 4 位二进制代码对位二进制代码对 0 9 十个信号进行编码的电路十个信号进行编码的电路1. 8421 BCD

117、编码器编码器2. 8421 BCD 优先编码器优先编码器3. 集成集成 10线线 -4线线优先编码器优先编码器（74147 74LS147）几种常用编码几种常用编码1. 二二-十进制编码十进制编码8421 码码 余余 3 码码 2421 码码5211 码码 余余 3 循环码循环码 右移循环码右移循环码循环码（反射码或格雷码）循环码（反射码或格雷码）ISO码码ANSCII（ASCII）码）码二二- -十进制编码器十进制编码器2. 其他其他二二-十十进进制制编编码码器器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y30十进十进制数制数1234567898421 码码余余 3 码码2421(

118、A)码码5211 码码余余3循环码循环码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 1 10 0 0 00 0 0 10 1 0 00 1 0 00 1 0 10 1 0 10 1 1 11 0 0 01 0 0 11 1 0 0

119、1 1 0 11 1 0 11 1 1 11 1 1 10 0 1 00 1 1 00 1 1 11 1 0 01 1 1 01 0 1 0权权8 4 2 12 4 2 15 2 1 1几种常见的几种常见的 BCD 代码代码161161 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用

120、的是用的是84218421码。码。码。码。8421BCD8421BCD码编码表码编码表码编码表码编码表0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6) )7 7 ( (I I7 7) )8 8 ( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 00000000

121、111162162 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“或非或非或非或非”门和门和门和门和“与非与非与非与非”门门门门Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7163163画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2

122、 2Y Y1 1Y Y0 0164164 法二：法二：法二：法二：165165十键十键8421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S90 00 01 11 10 00 0166166 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高

123、的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。20. 8. 3 优先编码器优先编码器优先编码：优先编码：允许几个信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高的进行编

124、码。的进行编码。编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0逻辑式逻辑式一、三一、三 位二进制优先编码器位二进制优先编码器设：优先顺序：设：优先顺序： I 7 I0（“x” 1或或0）同理：同理：输入输入输出输出为原为原变量变量逻逻辑辑图图输入输入输出输出为反为反变量变量Y2Y1Y0111&1111111

125、11111111I7I6I5I4I3I2I1I08线线|3线线编编码码器器16916974LS74LS147 147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输入入入入( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出( (84218421反码反码反码反码) )0 0 0 1 1 0 0 1 1 0 1

126、1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0170170例例

127、: : 74LS147集成优先编码器集成优先编码器(10线线-4线线)74LS14774LS147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 74LS14717117120.9 译码器和数字显示译码器和数字显示 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。个特定的输出信号。个特定的输出信号。个特定的输出信号。20. 9. 1 二进制译码器二进制译码器8 8个个

128、个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号172 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线译码器3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n173173173A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器例：例：例：例： 3位二进制译码器位二进制译码器 ( 3 线线 8 线线)174174状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输

129、出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输出出175175写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A

130、 B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C176176逻辑图逻辑图逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC177177例：例：例：例：利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机总总总总线线线线2-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作178

131、178总总总总线线线线 2-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作工作原理：工作原理：工作原理：工作原理：( ( ( (以以以以A A0 0A A1 1= 00= 00为例为例为例为例) ) ) )000 0脱离总线脱离总线数数据据全为全为全为全为“1”1”179179 74LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC1

132、0916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能是使能是使能是使能端端端端18018074LS139139译码器译码器功能表功能表功能表功能表 输输入入 输输出出SA0A1Y0110000011001101110 Y1Y2Y3111011101110111 74LS139型型译码器译码器双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A

133、1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能是使能是使能是使能端端端端S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效18118120. 9. 2 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进把运算结果用十进把运算结果用十进把运算结果用十进制制制制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二十十进进制制代代码码译译译译码码码码器

134、器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器182半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管一、显示译码器一、显示译码器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100 1. 1. 半导体数码管半导

135、体数码管半导体数码管半导体数码管183共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd184驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111185驱动共阳极数码

136、管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&1186186 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二十十进进制制代代码码( ( ( (共阴极共阴极共阴极共阴极) ) ) )100101111117个个4位位187187七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0

137、 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输输输入入入入输输输输出出出出显示显示显示显示数码数码数码数码188188BS204A0A1A2A3 74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI B

138、I LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC 74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg74LS247CT74LS247 7A3A2A1A0+5VLTBIabdefgcRBIc七段译码器与数码管的连接图七段译码器与数码管的连接图七段译码器与数码管的连接图七段译码器与数码管的连接图来自计数器限流电阻试灯全灭RBILT显示000000000001灭 0显示示11111abcdefg120220220. 11. 1 20. 11. 1 交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯故障检

139、测电路 交通信号灯在正常情况下，交通信号灯在正常情况下，红灯红灯红灯红灯(R)亮亮停车，停车，黄灯黄灯黄灯黄灯(Y)亮亮 准备，准备，绿灯绿灯绿灯绿灯(G)亮亮 通行。正常时，通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。时亮，都是故障。灯亮灯亮灯亮灯亮 “1 1 1 1”表示，灯灭表示，灯灭表示，灯灭表示，灯灭 “0 0 0 0”表示，表示，表示，表示，故障故障故障故障 “1 1 1 1”表示，正常表示，正常表示，正常表示，正常 “0 0 0 0”表示，表示，表示，表示，解：解：解：解：输入信号三个，输出信号一个输入信号三个

140、，输出信号一个20. 11 应用举例应用举例203203 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式(3) (3) 化简可得化简可得化简可得化简可得: :为减少所用门数为减少所用门数为减少所用门数为减少所用门数, ,将上式变换为将上式变换为将上式变换为将上式变换为: : 0 0 0 1 R R Y Y G F F0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1204204 (4) (4) 画画画画逻辑图逻辑图逻辑图逻辑图FGYR&11&11KAKAKA

141、KA 发生故障时，发生故障时，发生故障时，发生故障时，F F=1=1，晶体管导通，晶体管导通，晶体管导通，晶体管导通, , 继电器继电器继电器继电器KAKA通电，其触点闭合通电，其触点闭合通电，其触点闭合通电，其触点闭合, , 故障指示灯亮。故障指示灯亮。故障指示灯亮。故障指示灯亮。205205正常工作时正常工作时, ABCD = 1111, T1 导通导通, M 转动转动, T2 截止。截止。20. 11. 2 故障报警器故障报警器1111111111KA1 k MDL+12 V+12 V220 VDKAT1T2HL1 k ABCD1111001111120620620. 11. 3 两地控

142、制一灯的电路两地控制一灯的电路1&KA1&RY+UCCT+5VA1B010KA220V逻辑表达式：逻辑表达式：当当A、B取值不同时，取值不同时，Y=1，灯亮；，灯亮；当当A、B取值相同时，取值相同时，Y=0，灯灭。，灯灭。207207 当水箱无水时当水箱无水时, AD与与U端断开端断开, G1 G4 的输入端的输入端为低电平为低电平,发光二极管微亮。发光二极管微亮。水注满水注满G4 输出低电平，输出低电平，G5 输出高电平输出高电平, T1、T2 导通，导通，电机停转电机停转, 并发出报警声响。并发出报警声响。 20. 11. 4 水位检测电路水位检测电路&G2 &G3 &G4 &G5 DT1KA+12VDL+12 VT2&G1 +6 VUABCD电动机电动机控制电路控制电路检测杆铜箍检测杆铜箍208第二十章结束第二十章结束