《加法器和乘法器电路实现和算法课件》由会员分享，可在线阅读，更多相关《加法器和乘法器电路实现和算法课件（39页珍藏版）》请在金锄头文库上搜索。
1、Modern VLSI Design 4e: Chapter 66.1引言Modern VLSI Design 4e: Chapter 6Topicsn芯片及子系统n子系统的优化Modern VLSI Design 4e: Chapter 6n芯片是由多个子系统组合而成n子系统的优化可以从几个层次着手a)版图，可以降低寄生参数b)电路，采用先进的电路降低延时c)逻辑，可以重组逻辑来降低延时d)寄存器传输及以上层次，如：流水线和恰当的编码引言Modern VLSI Design 4e: Chapter 66.2组合移位器Modern VLSI Design 4e: Chapter 6Shifte
2、rsn是一种非常有用的算术运算器n基于锁存器的移位器一个周期只能移动一位n一个周期要移动多位需要复杂的结构Modern VLSI Design 4e: Chapter 6Funnel Shiftern输入2n位数据和n位控制信号，并产生n位输出Modern VLSI Design 4e: Chapter 6Modern VLSI Design 4e: Chapter 66.3加法器Modern VLSI Design 4e: Chapter 6Addern一位的全加器可以由真值表得到：si = ai XOR bi XOR cici+1 = aibi + aici + bicinripple -
3、 carry adder(逐步进位加法器)ncarry lookahead adder （超前进位加法器）ncarry - skip adder（进位旁路加法器）ncarry - select adder（进位选择加法器）nmanchester carry adder（曼彻施特进位链）nserial adder （串行加法器）Modern VLSI Design 4e: Chapter 6Full Adder Modern VLSI Design 4e: Chapter 6ripple - carry adderModern VLSI Design 4e: Chapter 6Carry loo
4、kahead addern传输变量和生成变量Pi = ai + biGi = ai bin全加器的和和进位公式si = ci XOR Pi XOR Gici+1 = Gi + PiciModern VLSI Design 4e: Chapter 6Carry lookahead adderModern VLSI Design 4e: Chapter 6Carry lookahead adderModern VLSI Design 4e: Chapter 6Carry lookahead adderModern VLSI Design 4e: Chapter 6Carry lookahead a
5、dderModern VLSI Design 4e: Chapter 6Carry - skip addern形成旁路的条件是每位传播变量p的取值为真n减小第一组和最后一组的长度来提高速度Modern VLSI Design 4e: Chapter 6Carry - skip adderModern VLSI Design 4e: Chapter 6Carry - select addern按照进位输入的不同取值来去选择n速度比较快，但是以牺牲面积为代价Modern VLSI Design 4e: Chapter 6Manchester carry addern通过预充电来提高进位链速度Mod
6、ern VLSI Design 4e: Chapter 6Manchester carry adderModern VLSI Design 4e: Chapter 6Serial addern是一种高速的算术方法，一般用在对计算速度要求比较高但是空转时间要求不高的场合n数据格式（第一个是LSB）Modern VLSI Design 4e: Chapter 6Serial adderLSB 信号用来清除进位寄存器Modern VLSI Design 4e: Chapter 6加法器功耗n通常运算速度越慢的加法器功耗越低n进位旁路加法器是个例外，它要比逐位进位加法器的功耗要低Modern VLSI
7、 Design 4e: Chapter 66.5 乘法器Modern VLSI Design 4e: Chapter 6Array multiplierModern VLSI Design 4e: Chapter 6Array multiplierModern VLSI Design 4e: Chapter 6Array multiplierModern VLSI Design 4e: Chapter 6Array multipliern对于有符号数的乘法，我们可以采用如下等式Modern VLSI Design 4e: Chapter 6Array multiplierModern VLSI
8、 Design 4e: Chapter 6Array multiplierModern VLSI Design 4e: Chapter 6TopicsModern VLSI Design 4e: Chapter 6Booth encodingnBooth encoding可以减小部分积的数目（N+1/2），从而缩小面积，提高运算速度。Modern VLSI Design 4e: Chapter 6Booth encodingModern VLSI Design 4e: Chapter 6Booth encodingn一种简单booth算法电路实现Modern VLSI Design 4e: Chapter 6Wallace treen可以有效减少加法器的数目，比常规的计算速度更快n可以和booth 算法结合起来共同提高运算速度Modern VLSI Design 4e: Chapter 6Wallace treen以8位无符号数来说明Wallace tree算法 长方形代表全加器，圆形代表单个乘积送到下一级处理Modern VLSI Design 4e: Chapter 6Wallace treen第07位的运算情况：Modern VLSI Design 4e: Chapter 6Wallace treen8x8的Wallace tree 乘法器
