逻辑门电路PPT课件2

《逻辑门电路PPT课件2》由会员分享，可在线阅读，更多相关《逻辑门电路PPT课件2（80页珍藏版）》请在金锄头文库上搜索。

1、第三章第三章 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路* 3.3 射极耦合逻辑门电路射极耦合逻辑门电路* 3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题* 3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路了解半导体器件的开关特性。了解半导体器件的开关特性。熟练掌握熟练掌握基本逻辑门（与、或、与非、或非、异基本逻辑门（与、或、与非、或非、异或门）、三态门、或门）、三态门、OD门（门（OC门）和传输门的逻辑门）和传输门的逻辑功能。

2、功能。学会门电路逻辑功能分析方法学会门电路逻辑功能分析方法。掌握逻辑门的主要参数及在应用中的接口问题。掌握逻辑门的主要参数及在应用中的接口问题。本章教学目标本章教学目标3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑电路的一般特性逻辑电路的一般特性3.1.3 MOS开关及其等效电路开关及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出门电路漏极开路门和三态输出门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数3.1.9 NMOS逻辑门电

3、路逻辑门电路1 、逻辑门、逻辑门实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门集成门电路电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介3.1 MOS逻辑门电路逻辑门电路3、CMOS集成电路集成电路广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不

4、兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74AUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 74系列系列74LS系列系列74AS系列系列 74ALS系列系列4、TTL 集成电路集成电路广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介3.1.1 数字集成电路简介数字集成电路简介1、输入和输出的高、低电平、输

5、入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max)输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI 3.1.2 逻辑电路的一般特性逻辑电路的一般特性VNH 当前级门输出

6、高电平的最小当前级门输出高电平的最小值能满足后级高电平输入最小值值能满足后级高电平输入最小值负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值能满足后级高电平输入最大值值能满足后级高电平输入最大值负载门输入低电平时的噪声容限：负载门输入低电平时的噪声容限：2、噪声容限、噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出逻辑状态不受影响的情况下，输入电平允许波动的范在保证输出逻辑状态不受影响的情况下，输入电平允许波动的范围。它表示门电路的抗干扰能力围。它表示门电路的抗干扰能力

7、 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 3.1.2 逻辑电路的一般特性逻辑电路的一般特性类类型型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93、传输延迟时间、传输延迟时间门电路在输入脉冲波形的作用下，门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多其输出波形相对于输入波形延迟了多长的时间。长的时间。传输延迟时间是表征门电路开关速传输延迟时间是表征门电路开关速度的参数。度的参数。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50%

8、 10% tPLH tf tr 输入输入 50% 50% 10% 90% 3.1.2 逻辑电路的一般特性逻辑电路的一般特性平均传输延迟时间：平均传输延迟时间：4、功耗、功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5、延时、延时 功耗积功耗积速度功耗综合性的指标（延时速度功耗综合性的指标（延时 功耗积）功耗积），用符号，用符号DP表表示示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6、扇入与扇出数、扇入与扇出数动态功耗：指的是电

9、路在输出状态转换时的功耗。动态功耗：指的是电路在输出状态转换时的功耗。对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗3.1.2 逻辑电路的一般特性逻辑电路的一般特性DPdPtDP = =扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 （a)拉电流工作情况拉电流工作情况当负载门的个数增加时，总的拉电流将增加，会引起输出高电压当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电

10、平的下限值，这就限制了负载门的的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。个数。 高电平扇出数高电平扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入电流负载门的输入电流3.1.2 逻辑电路的一般特性逻辑电路的一般特性(b)灌电流工作情况灌电流工作情况当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上限值。IOL ：驱动门的输出端为低

11、电平电流驱动门的输出端为低电平电流IIL ：负载门输入端电流负载门输入端电流3.1.2 逻辑电路的一般特性逻辑电路的一般特性注：若注：若NOL NOH，则应取较小者作为电路的扇出数。则应取较小者作为电路的扇出数。3.1.2 逻辑电路的一般特性逻辑电路的一般特性低电平扇出数低电平扇出数:电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限 输出逻输出逻辑摆幅辑摆幅/VVNL/V VNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL15

12、8530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.1.3 MOS开关及其等效电路开关及其等效电路: MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平: MOS管截止，管截止， 输出高电平输出高电平当当I VTMOS管相当于

13、一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区管工作在可变电阻区相当于开关相当于开关“闭合闭合”输出为低电平输出为低电平MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为高电平输出为高电平当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：NMOS构造的反相器构造的反相器VDDIvOvP沟道沟道N沟道沟道要求：要求：|)|(TPTNDDVVV+ + T TN N为工作管为工作管 T TP P为负载管为负载管3.1.4 CMOS 反相器反相器1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10V

14、vivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图逻辑表达式逻辑表达式vi (A)0vO(L)1逻辑真值表逻辑真值表103.1.4 CMOS 反相器反相器3.1.4 CMOS 反相器反相器3.1.4 CMOS 反相器反相器P沟道沟道MOS管输出特性曲线坐标变换管输出特性曲线坐标变换输入高电平时的工作情况输入高电平时的工作情况输入低电平时的工作情况输入低电平时的工作情况作图分析作图分析：2. 电压传输特性和电流传输特性电压传输特性和电流传输特性电压传输特性电压传输特性电流传输特

15、性电流传输特性3.1.4 CMOS 反相器反相器3.1.4 CMOS 反相器反相器3.CMOS反相器的工作速度反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。 带电容负载带电容负载3.1.4 CMOS 反相器反相器A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与与非门非门vA+VD

16、D+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构电路结构(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门3.1.5 CMOS 逻辑门逻辑门或非门或非门2.CMOS 或或非门非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通10000V10VVTN =

17、 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门AB13. 异或门电路异或门电路3.1.5 CMOS 逻辑门逻辑门4.输入保护电路和缓冲电路输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。3.1.5 CMOS 逻辑门逻辑门（1）输入保护电路）输入保护电路(1) 0 vI VDD + vDF 二极管导通电压：二极管导通电压：vDF(3) vI vDF 当输入电压不

18、在正常电压范围时当输入电压不在正常电压范围时,二极管导通，限制了电容两端二极管导通，限制了电容两端电压的增加电压的增加,保护了输入电路。保护了输入电路。D1、D2截止截止D1导通导通, D2截止截止vG = VDD + vDFD2导通导通, D1截止截止vG = vDFRS和和MOS管的栅极电容组成积分网络，使输入信号的过冲电压管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。延迟且衰减后到栅极。 D2 -分布式二极管分布式二极管(iD大大)3.1.5 CMOS 逻辑门逻辑门（2）CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的输入、输出端

19、加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能为与非功能3.1.5 CMOS 逻辑门逻辑门3.1.5 CMOS 逻辑门逻辑门1、CMOS漏极开路门漏极开路门（1）CMOS漏极开路门的提出漏极开路门的提出输出短接，低阻通路，大电流输出短接，低阻通路，大电流有可能导致器件的损毁有可能导致器件的损毁无法确定输出是高电平还是低无法确定输出是高电平还是低电平。电平。 3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路+VDDTN1TN2AB+VDDAB013.1.6 CMOS漏极开路

20、（漏极开路（OD）门和三态输出门电路门和三态输出门电路3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路（2）漏极开路门的结构与逻辑符号）漏极开路门的结构与逻辑符号(c)可以实现线与功能可以实现线与功能+VDDVSSTP1TN1TP2TN2ABL电路电路逻辑符号逻辑符号(b)与非逻辑不变与非逻辑不变(a)工作时必须外接电源和电阻工作时必须外接电源和电阻3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路两个门输出端并联两个门输出端并联（3） 上拉电阻对

21、上拉电阻对OD门动态性能的影响门动态性能的影响Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。常数亦愈小，因而开关速度愈快。但功耗大但功耗大,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小。功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢。开关速度因而愈慢。3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出

22、门电路门和三态输出门电路最不利的情况：最不利的情况：只有一个只有一个 OD门导通门导通110为保证低电平输出为保证低电平输出OD门的输门的输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小。能太小。当当VO=VOL+V DDIILRP&n&m&kIIL（total)IOL（max)3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路当当VO=VOH+V DDRP&n&m&111IIH（total)IOZ（total)为使得高电平不低于规定的为使得高电平不低于规定的VOH的最小值，则的最小值，则Rp的

23、选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ： 3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路2、三态、三态(TSL)输出门电路输出门电路10011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 13.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路三态输出门电路主要用于总线传输三态输出门电路主要用于总线传输如图计算机或微机系统的连接，可按一定顺序将信如图计算

24、机或微机系统的连接，可按一定顺序将信号分时送到总线上传输。号分时送到总线上传输。3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) 1、CMOS传输门电路传输门电路电路电路逻辑符号逻辑符号I / Oo/ IC等效电路等效电路3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) 2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V， TN:VTN=2 I的变化范围为的变化范围为5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止1）当）当c=0， c

25、=1时时c=0（-5V）， c =1（+5V）3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) C TP vO/ vI vI/vO +5V 5V TN C +5V5V GSP= 5V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN导通导通a、 I= 5V3VTN导通，导通，TP导通导通 GSP |VTP|, TP导通导通c、 I= 3V3V2）当）当c=1， c =0时时3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) 传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通, TG2断开断

26、开 L=XTG2导通导通, TG1断开断开 L=YC=13、传输门的应用、传输门的应用3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) 3.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关) CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过到或者超过TTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数参数系列系列传输延迟时传输延迟时间间tpd/ns(CL=15pF)功耗功

27、耗(mW)延时功耗积延时功耗积(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的门电路各系列的性能性能比较比较3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数或非门的工作管都是并联的或非门的工作管都是并联的,增加管增加管子的个数子的个数,输出低电平基本稳定。输出低电平基本稳定。在整体电路设计中较为方便在整体电路设计中较为方便,因而因而NMOS门电路是以或非门为基础的门电路是以或非门为基

28、础的,主要用于大规模集成电路。主要用于大规模集成电路。3.1.9 NMOS逻辑门电路逻辑门电路vI为高时，为高时， T1导通，输出导通，输出vO为低。为低。vI为低时，为低时， T1截止，输出截止，输出vO为高。为高。NMOS反向器反向器T2一直一直导通导通电压值由电压值由T1和和T2的电阻值之的电阻值之比决定。比决定。NMOS或非门或非门3.1.9 NMOS逻辑门电路逻辑门电路3.1.9 NMOS逻辑门电路逻辑门电路NMOS与非门与非门（2 2）3.1.9 NMOS逻辑门电路逻辑门电路与非门输入端增加，串联的管子随与非门输入端增加，串联的管子随之增加，当输入全为高电平时，各之增加，当输入全为

29、高电平时，各管的导通电阻串联，使低电平输出管的导通电阻串联，使低电平输出电压升高，以致破坏正常的逻辑功电压升高，以致破坏正常的逻辑功能。能。3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性3.2.2 基本基本BJT反相器的动态特性反相器的动态特性3.2.3 TTL反相器的基本电路反相器的基本电路3.2.4 TTL逻辑门电路逻辑门电路3.2.5 集电极开路门和三态门集电极开路门和三态门*3.2.6 BiMOS门电路门电路3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路极之间近似于开路vI=0V时时:iB

30、VCC / Rc ，iC VCC / Rc，vOVCE0.2V，c、e极之间近似于短路极之间近似于短路vI=5V时时:1、BJT的开关条件的开关条件iCICS很小，很小，约为约为数数百欧，相当于百欧，相当于开关开关闭闭合合可可变变 很大，很大，约为约为数数百千欧，相当百千欧，相当于开关断开于开关断开 c、e间间等等效内阻效内阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管管压压降降 且不随且不随iB增加增加而增加而增加ic iBiC 0集集电电极极电电流流 发发射射结结和集和集电电结结均均为为正偏正偏 发发射射结结正偏，正偏，集集电结电结反偏反偏 发发射射结结和集和集电结电结

31、均均为为反偏反偏偏置情况偏置情况工工作作特特点点 iB iB0条件条件饱饱 和和放放 大大截截 止止工作状工作状态态 0 iB 2、 BJT的开关时间的开关时间从截止到导通从截止到导通开通时间开通时间ton(=td+tr)从导通到截止从导通到截止关闭时间关闭时间toff(= ts+tf)BJT饱和与截止两种状态的相饱和与截止两种状态的相互转换需要一定的时间才能完成。互转换需要一定的时间才能完成。3.2.1 BJT的开关特性的开关特性CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降

32、时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。3.2.2基本基本BJT反相器的动态性能反相器的动态性能若带电容负载若带电容负载故需设计有较快开关速度的实用故需设计有较快开关速度的实用型型TTL门电路门电路。 3.2.2基本基本BJT反相器的动态性能反相器的动态性能输出级输出级T3、D、T4和和Rc4构构成推拉式的输出级。成推拉式的输出级。用于提高开关速度用于提高开关速度和带负载能力。和带负载能力。中间级中间级T2和电阻和电阻Rc2、Re2组成，从组成，从T2的集电结和发射的集电结和发射极同时输出两个相极同时输出两个相位相反的信号，作位相反的信号，作为为T T3 3和和T

33、 T4 4输出级的输出级的驱动信号；驱动信号； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 负载 Re2 1K W VCC(5V) 输入级输入级 中间级中间级输出级输出级 3.2.3 TTL反相器的基本电路反相器的基本电路1. 电路组成电路组成输入级输入级T1和电阻和电阻Rb1组成。用于提高组成。用于提高电路的开关速度电路的开关速度3.2.3 TTL反相器的基本电路反相器的基本电路2. TTL反相器的工作原理（逻辑关系、性能改善）反相器的工作原理（逻辑关系、性能改善） （1）当输入为低电平（）当输入为低电平（ I = 0.2 V）

34、3.2.3 TTL反相器的基本电路反相器的基本电路VB1=VI+VBE1=0.2+0.7=0.9VT1的发射结导通的发射结导通VccRb1T1输入端输入端 电流流向：电流流向：T3截止；截止；T2截止截止T4、D导通导通输出为高电平。输出为高电平。VO VCC-VBE4 -VD = 5-0.7-0.7 =3.6V结论结论：输入为：输入为低低电平，电平， 输出为高电平输出为高电平。（2）当输入为高电平（）当输入为高电平（ I = 3.6 V） T2、T3饱和导通饱和导通 T1:倒置的放大状态。倒置的放大状态。 T4和和D截止。截止。vO=vC3=VCES3=0.2V3.2.3 TTL反相器的基本

35、电路反相器的基本电路结论：结论：输入为输入为高高电平，电平， 输出为低电平输出为低电平。输入输入A输出输出L0110逻辑真值表逻辑真值表 逻辑表达式逻辑表达式 L = A 3.2.3 TTL反相器的基本电路反相器的基本电路饱和饱和截止截止T4低电平低电平截止截止截止截止饱和饱和倒置放大倒置放大高电平高电平高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平输出输出D4T3T2T1输入输入（3 ）采用输入级以提高工作速度）采用输入级以提高工作速度 当输入电压由高到低变化时当输入电压由高到低变化时 T3管的截止加快，从管的截止加快，从而加速了状态的转换而加速了状态的转换T1由倒置放大状态转由倒

36、置放大状态转换为放大状态。换为放大状态。T1管管射极电流（射极电流（1+ 1 ） iB1很快地从很快地从T2的基区抽走的基区抽走多余的存储电荷而截止。多余的存储电荷而截止。 3.2.3 TTL反相器的基本电路反相器的基本电路（4）采用推拉式输出级以提高开关速度和带负载能力）采用推拉式输出级以提高开关速度和带负载能力当当输出为低电平输出为低电平时时T4截止，截止，T3饱和导通，饱和导通，其饱和电流全部用来驱其饱和电流全部用来驱动负载动负载a)a)带负载能力带负载能力3.2.3 TTL反相器的基本电路反相器的基本电路当输出为高电平当输出为高电平时时T3截止，截止，T4组成的电压组成的电压跟随器的输

37、出电阻很小，输出高电平稳定，带负载能力也较强。跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。 O由低到高电平跳变的瞬间，由低到高电平跳变的瞬间，CL充电，其时间常数很小使充电，其时间常数很小使输出波形上升沿陡直。输出波形上升沿陡直。 O由高变低后，由高变低后， CL很快放电，很快放电，输出波形的下降沿也很好。输出波形的下降沿也很好。输出端接负载电容输出端接负载电容CL时，时，b)b)输出级对提高开关速输出级对提高开关速度的作用度的作用3.2.3 TTL反相器的基本电路反相器的基本电路1、 TTL与非门电路与非门电路多发射极多发射极BJT T1e e bc eeb c3.2.4 TTL

38、逻辑门电路逻辑门电路3.2.4 TTL逻辑门电路逻辑门电路A& BAL=BTTL与非门电路的工作原理与非门电路的工作原理 任一输入端为低电平时：任一输入端为低电平时：TTL与非门各级工作状态与非门各级工作状态 IT1T2T4T3O输入全为高电平 (3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）输入有低电平 (0.2V)深饱和截止放大截止高电平（3.6V） 当全部输入端为高电平时：当全部输入端为高电平时： 输出低电平输出低电平 输出高电平输出高电平 3.2.4 TTL逻辑门电路逻辑门电路逻辑表达式逻辑表达式2、TTL或非门或非门 若若A、B中有一个为高电平中有一个为高电平:若若A、B

39、均为低电平均为低电平:T2A和和T2B均将截止，均将截止，T3截止。截止。 T4和和D饱和，饱和，输出为高电平。输出为高电平。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平。输出为低电平。逻辑表达式逻辑表达式3.2.4 TTL逻辑门电路逻辑门电路vOHvOL存在问题：存在问题：输出为低电平输出为低电平的逻辑门输出的逻辑门输出级的损坏级的损坏3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路1、集电极开路门电路、集电极开路门电路3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路集电极开路与非门电路集电极开路与非门电路逻辑功能逻辑功能L = A B

40、OC门输出端连接实现线与门输出端连接实现线与VCC3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路2、三态与非门、三态与非门(TSL ) 当当EN= 1时时EN数据输入端输出端LAB10010111011100三态与非门真值表三态与非门真值表 3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路当当EN= 0时时EN数据输入端输出端LAB10010111011100高阻高电平高电平使能使能=高阻状态高阻状态与非逻辑与非逻辑 ZL ABLEN = 0_EN =1真值表真值表3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路3.5.1 正负逻辑问题正负逻辑问题3.5

41、逻辑描述中的几个问题逻辑描述中的几个问题3.5.2 基本逻辑门的等效符号及其应用基本逻辑门的等效符号及其应用3.5.1 正负逻辑问题正负逻辑问题1、正负逻辑的规定、正负逻辑的规定 0 01 1 1 10 0正逻辑正逻辑负逻辑负逻辑3.5 逻辑描述中的几个问题逻辑描述中的几个问题正逻辑体制正逻辑体制: :将高电平用逻辑将高电平用逻辑1 1表示，低电平用逻辑表示，低电平用逻辑0 0表示表示负逻辑体制负逻辑体制: :将高电平用逻辑将高电平用逻辑0 0表示，低电平用逻辑表示，低电平用逻辑1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 与非门与非门A B L 0 0 1 0

42、1 1 1 0 1 1 1 0 某电路输入与输出电平表某电路输入与输出电平表A B L L L H L H H H L H H H L 采用正逻辑采用正逻辑或非门或非门采用负逻辑采用负逻辑与非与非 或非或非负逻辑负逻辑 正逻辑正逻辑2、正负逻辑等效变换、正负逻辑等效变换 与与 或或非非 非非3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用1、 基本逻辑门电路的等效符号基本逻辑门电路的等效符号与非门及其等效符号与非门及其等效符号系统输入信号中，有的是高电平有效，有的是低电平有效。系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效

43、，输入端不加低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。小圆圈。3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用 2、逻辑门等效符号的应用、逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。以简化电路，能减少实现电路的门的种类。3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用 控制电路控制电路3、逻辑门等效符号强调低电平有效、逻辑门等效符号强调低电平有

44、效L=03.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用如如RE、AL都要求高电平有效，都要求高电平有效，EN高电平有效高电平有效如如RE、AL都要求低电平有效，都要求低电平有效，EN高电平有效高电平有效如如RE、AL都要求高电平有效，都要求高电平有效，EN低电平有效低电平有效3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题3.6.2 门电路带负载时的接口问题门电路带负载时的接口问题1)1)驱动器件的输出电压必须

45、处在负载器件所要求的输入电压范驱动器件的输出电压必须处在负载器件所要求的输入电压范 围，包括高、低电压值（属于电压兼容性的问题）。围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件两种器件混合使用，在这两种器件连接时，要满足驱动器件和负载器混合使用，在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：件以下两个条件：2)2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）。于门电路的扇出数问题）。3.6.1 各种门电路之间的接

46、口问题各种门电路之间的接口问题3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题vOvI驱动门驱动门 负载门负载门1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 负载器件所要求的输入电压负载器件所要求的输入电压VOH(min) VIH(min)VOL(max) VIL(max)3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题灌灌电流电流IILIOLIIL拉电流拉电流IIHIOHIIH101111n个个011101n个个对负载器件提供足够大的拉电流和灌电流对负载器件提供足够大的拉电流和灌电流 IOH(max) IIH(total

47、)IOL(max) IIL(total)3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题驱动电路必须能为负载电路提供足够的驱动电流驱动电路必须能为负载电路提供足够的驱动电流 驱动电路驱动电路 负载电路负载电路1、）、）VOH(min) VIH(min)2、）、）VOL(max) VIL(max)4、）、）IOL(max) IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max) IIH(total)3、）、）3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题1、 CMOS门驱动门驱动TT

48、L门门VOH（min)=4.9V VOL(max) =0.1VTTL门（门（74系列）：系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)带拉电流负载带拉电流负载输出、输入电压输出、输入电压带灌电流负载带灌电流负载? ?CMOS门门(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题2、TTL门驱动门驱动CMOS门门(如

49、如74HC ）VOH(min)= =2.7V VIH(min)为为3.5VTTL（74LS ）： CMOS（7474HC）：式式2、3、4、都能满足，但式、都能满足，但式1 VOH(min) VIH(min)不满足不满足（ IOZ ：TTL输出级输出级T3截止管的漏电流）截止管的漏电流）3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题1. 用门电路直接驱动显示器件用门电路直接驱动显示器件3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，门电路的输入为低电平，输出为高电平时，LED发光发光当输入信号为高电平，输出为低电平时当输入信号为高

50、电平，输出为低电平时,LED发光发光 3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路2. 机电性负载接口机电性负载接口用各种数字电路来控制机电性系统的功能用各种数字电路来控制机电性系统的功能, ,而机电系统所需而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联

51、后总的最大负载电流略小于单个门最作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。端与负载之间接入一个功率驱动器件。3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路1.多多余余输输入入端端的的处处理理措措施施:对对多多余余输输入入端端的的处处理理以以不不改改变变电路工作状态及稳定可靠为原则电路工作状态及稳定可靠为原则.2.去去耦耦合合滤滤波波器器:通通常常是是用用10100uF的的大大电电容容器器与与直直流流电电源源并并联联以以滤滤除除不不需需的的频频率率成成分分.除除此此以以外外,对对于于每每一一集集成成芯芯片还加接片还加接0.1uF的电容器的电容器,以滤除开关噪声以滤除开关噪声.3.接地和安装工艺接地和安装工艺.如：与非门如：与非门多余的输入多余的输入接高，或非接高，或非门的接低。门的接低。3.6.3 抗干扰措施抗干扰措施