《可编程逻辑器件的工作原理及应用教学课件》由会员分享，可在线阅读，更多相关《可编程逻辑器件的工作原理及应用教学课件（53页珍藏版）》请在金锄头文库上搜索。
1、第六章第六章 可编程逻辑器件可编程逻辑器件的工作原理及应用的工作原理及应用6.1 6.1 可编程逻辑器件的编程原理可编程逻辑器件的编程原理可编程逻辑器件的编程原理可编程逻辑器件的编程原理6.2 CPLD6.2 CPLD和和和和FPGAFPGA的结构和特点的结构和特点的结构和特点的结构和特点6.3 6.3 可编程逻辑器件的开发步骤可编程逻辑器件的开发步骤可编程逻辑器件的开发步骤可编程逻辑器件的开发步骤6.1 可可编程程逻辑器件器件的的编程原理程原理6 6.1.1 .1.1 概述概述概述概述6 6.1.2 PLD.1.2 PLD的结构、表示方法的结构、表示方法的结构、表示方法的结构、表示方法高效、
2、低耗、高精度、高高效、低耗、高精度、高稳定、智能化。定、智能化。VLSICLSICSSICMSIC6.1.1 6.1.1 概述概述1 1、数字数字电路的路的发展与可展与可编程器件的出程器件的出现集成度：集成度：专用型：用型：ASIC（Application Specific Integratel Circuit)通用型：通用型：54/74系列、系列、74HC系列、系列、74HCT系列等系列等随系随系统规模模扩大：大：焊点多，可靠性下降点多，可靠性下降功耗增加、成本升高功耗增加、成本升高占用空占用空间扩大大要承担要承担设计风险、周期周期长、成本高、成本高可可编程器件程器件 (PLD : Prog
3、rammable Logic Device ）系系统设计师们希望自己希望自己设计 ASIC芯片，芯片，缩短短设计周期，周期，能在能在实验室室设计好后，立即投入好后，立即投入实际应用。用。VLSIC逻辑功能功能：n向低向低电压和低功耗方向和低功耗方向发展，展， 5V 3.3V 2.5V 1.8V 更低更低n向高集成度、高速度方向向高集成度、高速度方向发展展 集成度已达到集成度已达到400万万门以上以上n向数、模混合可向数、模混合可编程方向程方向发展展n向内嵌多种功能模向内嵌多种功能模块方向方向发展展 RAM，ROM，DSP，CPU等等2 2、 PLD的的发展展态势PROMPROMPLAPLAPA
4、LPALGALGAL低密度可低密度可编程程逻辑器件器件（LDPLD）EPLDEPLDCPLDCPLDFPGAFPGA高密度可高密度可编程程逻辑器件器件（HDPLD）可可编程程逻辑器件器件（PLD）3 3、可编程逻辑器件的分类、可编程逻辑器件的分类按按集成密度划分集成密度划分为低低密度可编程逻辑器件密度可编程逻辑器件(LDPLD:(LDPLD:Low-Density PLDLow-Density PLD) ) (1) PROM (Programmable ROM)20世纪世纪70年代初。年代初。 与阵列固定，或阵列可编程。与阵列固定，或阵列可编程。 (2) PLA(Programmable Lo
5、gic Array) 20世纪世纪 70年代初。年代初。 与阵列、或阵列都可编程。与阵列、或阵列都可编程。(3) PAL(Programmable Array Logic) 20世纪世纪70年代末年代末 。与阵列可编程，或阵列固定。与阵列可编程，或阵列固定。(4) GAL(Generic Array Logic ) 20世纪世纪80年代初。年代初。 大部分与阵列可编程，或阵列固定。大部分与阵列可编程，或阵列固定。与与门阵列列或或门阵列列乘乘积项和和项PLD主体主体输入入电路路输入信号入信号互互补输入入输出出电路路输出函数出函数反反馈输入信号入信号 可可由或由或阵列直接列直接输出，构成出，构成组
6、合合输出；出； 通通过寄存器寄存器输出，构成出，构成时序方式序方式输出出。6.1.2 PLD6.1.2 PLD的的结构、表示方法构、表示方法1 1、PLDPLD的基本结构的基本结构与与门阵列列或或门阵列列乘乘积项和和项互互补输入入(1) 连接的方式接的方式2 2、PLD的的逻辑符号表示方法符号表示方法(2)基本基本门电路的表示方式路的表示方式F1=ABC与与门或或门A B C DF1 AB C& L AB C1L DF1=A+B+C+D PLD中的三种与、或中的三种与、或阵列列与与阵列、或列、或阵列列均可均可编程程(PLA)与与阵列固定，或列固定，或阵列可列可编程程(PROM)与与阵列可列可编
7、程，或程，或阵列固定列固定(PAL和和GAL等等)输出函数出函数为最小最小项表达式表达式输出函数的乘出函数的乘积项数不数不可可变每个每个乘乘积项所含所含变量数可量数可变输出函数的乘出函数的乘积项数可数可变每每个个乘乘积项所含所含变量数可量数可变 熔丝编程技术熔丝编程技术是用熔丝作为开关元件，这些开关元是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。模式决定相应器件的逻辑功能。 反熔丝编程技术反熔丝编程技术
8、也称熔通编程技术，这类器件是用也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。模式决定了相应器件的逻辑功能。（1）熔丝）熔丝(Fuse)和反熔丝和反熔丝(Anti-fuse)编程技术编程技术3、编程程连接技接技术熔丝结构熔丝结构熔丝结构
9、熔丝结构反熔丝结构示意反熔丝结构示意反熔丝结构示意反熔丝结构示意n体积小，集成度高，速度高，易加密，抗干扰，耐高温n只能一次编程，在设计初期阶段不灵活 PLD表示的与表示的与门熔熔丝工工艺的与的与门原理原理图L=ABCVCC+(5V) R 3kW L D1 D2 D3 A B C 高高电平平A、B、C有一个有一个输入低入低电平平0VA、B、C三个都三个都输入高入高电平平+5V5V5V0V0V5V5V低低电平平5V5V5V5V5V5VL=ABC L VCC A B C D L VCC A B C D 熔丝图中熔丝图中 L=AB（2 2）浮栅型电可写紫外线擦除编程技术）浮栅型电可写紫外线擦除编程技
10、术）浮栅型电可写紫外线擦除编程技术）浮栅型电可写紫外线擦除编程技术 浮栅管相当于一个电子开关，如浮栅管相当于一个电子开关，如N N沟浮栅管，沟浮栅管，当浮栅中没有注入电子时，浮栅管导通；当浮栅中当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截止。浮栅管的浮栅在原始状注入电子后，浮栅管截止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源态没有电子，如果把源极和衬底接地，且在源- -漏漏极间加电压脉冲产生足够强的电场，使电子加速跃极间加电压脉冲产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅
11、上的电子可以长期保留；当浮栅管受到紫外光浮栅上的电子可以长期保留；当浮栅管受到紫外光照射时，浮栅上的电子将流向衬底，擦除所记忆的照射时，浮栅上的电子将流向衬底，擦除所记忆的信息，而为重新编程做好准备。信息，而为重新编程做好准备。浮栅型紫外线擦除熔丝结构浮栅型紫外线擦除熔丝结构浮栅型紫外线擦除熔丝结构浮栅型紫外线擦除熔丝结构早期早期PROMPROM器件器件采用此工艺采用此工艺n可反复编程可反复编程n不用每次上电重新不用每次上电重新下载，但相对速度下载，但相对速度慢，功耗较大慢，功耗较大6.2 CPLD和和FPGA的的结构和特点构和特点6.2.1 PLD6.2.1 PLD的发展和现状的发展和现状的
12、发展和现状的发展和现状6.2.2 CPLD/FPGA6.2.2 CPLD/FPGA的特点的特点的特点的特点6.2.3 6.2.3 CPLDCPLD的结构和基本原理的结构和基本原理的结构和基本原理的结构和基本原理6.2.3 6.2.3 FPGAFPGA的结构和基本原理的结构和基本原理的结构和基本原理的结构和基本原理PROMPROM、EPROMEPROM、EEPROMEEPROM 只能完成简单的数字逻辑功能PALPAL、GALGAL、PLAPLA PLD能以乘积和的形式完成大量的组合逻辑功能(规模较小)CPLDCPLD、FPGAFPGA 设计与制造集成电路的任务已不完全由半导体厂商来独立承担。 系
13、统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希 望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适 的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编 程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列 (FPGA)和复杂可编程逻辑器件(CPLD)。 几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合 均可应用FPGA和CPLD器件。6.2.1 PLD6.2.1 PLD的的发展和展和现状状1 1、 PLD PLD的发展历程的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器器件件改改进进的的 PLA 器器件件GAL器器件件F
14、PGA器器件件EPLD 器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SOPCCPLD器件 FPGA器件目前，使用较广泛的PLD有CPLD和FPGA两大类。2 2、 PLD PLD的现状的现状CPLD： (C Complex omplex P Programmable rogrammable L Logic ogic D Deviceevice)复杂 的可编程逻辑器件。 专指那些集成规模大于1000门以上的可编程 逻辑器件。 ROM型器件停电数据可保存。FPGA：(F Field ield P Programmable rogrammable G Gate ate A Array
15、rray)现场可编程 门阵列。 它是一种由掩膜可编程门阵列和可编程逻辑器 件两者演变而来的通用型用户可编程器件。 RAM型器件停电数据不可保存，须与存储器 连用。CPLDn可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂）n复杂的I/O控制块（完成芯片上逻辑与外部封装脚的接口）n逻辑单元之间采用连续式互连结构（固定长度的金属线）n内部延时时间固定，可预测FPGAn可编程逻辑功能块（实现用户功能的基本单元）n可编程I/O块（完成芯片上逻辑与外部封装脚的接口）n逻辑单元之间采用分段式互连结构（不同长度的金属线）n内部延时时间不固定，预测性差6.2.2 CPLD/FPGA6.2.
16、2 CPLD/FPGA的特点的特点1 1、基本结构、基本结构CPLDFPGA集总式互连分布式互连CPLDCPLDEPROMEEROMFLASHFPGAFPGA反熔丝（Actel）RAM（Xillinx）2 2、编程工艺、编程工艺CPLDFPGA集成规模 小（最大数万门） 大（最高达百万门）单元粒度 大（PAL结构）小（PROM结构）互连方式 集总总线分段总线、长线、专用互连编程工艺 EPROM、EEROM、FlashSRAM编程类型 ROM型RAM型，须与存储器连用3 3、器件规模、器件规模ALTERAFPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K
17、、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD： XC9500系列：XC95108、XC95256XILINX4 4、 FPGA/CPLD FPGA/CPLD生产商生产商LATTICEVANTIS（AMD）ispLSI系列：1K、2K、3K、5K、8K ispLSI
18、1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列： 其它其它PLD公司：公司：ACTEL公司：公司： ACT1/2/3、40MXATMEL公司：公司：ATF1500AS系列、系列、40MXCYPRESS公司：公司：QUIKLOGIC公司公司： CPLD： SO MUCH IC！FPGA CPLD输入/输出单元互连资源逻辑块5、可编程逻辑器件结构示意图 现在一般把所有超过某一集成度（如现在一般把所有超过某一集成度（如10001000门以门以上）的上）的PLDPLD器件都称为器件都称为CPLDCPLD。 CPLDCPLD由可编程逻辑
19、的由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连，并增加了金属线实现逻辑单元之间的互连，并增加了I/OI/O控制模控制模块的数量和功能。可以把块的数量和功能。可以把CPLDCPLD的基本结构看成由的基本结构看成由可编可编程逻辑阵列（程逻辑阵列（LABLAB）、可编程可编程I/OI/O控制模块和可编程内控制模块和可编程内部连线（部连线（PIAPIA）等三部分组成。）等三部分组成。 6.2.3 CPLD6.2.3 CPLD的的结构和基本原理构和基本原理 LABLABLABLABLABLABLABLABLABLA
20、BLABLABLABLABLABLABI/O控制模块控制模块PIAMAX7123MAX7123的结构的结构的结构的结构 可编程逻辑阵列又若干个可编程逻辑宏单元可编程逻辑阵列又若干个可编程逻辑宏单元（Logic Macro CellLogic Macro Cell，LMCLMC）组成，）组成， LMCLMC内部主要内部主要包括与阵列、或阵列、可编程触发器和多路选择器等包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。电路，能独立地配置为时序或组合工作方式。1 1、可编程逻辑阵列（、可编程逻辑阵列（LABLAB）宏单元结构图宏单元结构图宏单元结构图宏单元结构图C
21、PLDCPLDCPLDCPLD中与、或门的表示方法中与、或门的表示方法中与、或门的表示方法中与、或门的表示方法AB C DP(乘积项乘积项)ACDP P= =A A C C D DAB C DF（或项或项）F=A+B+DABD CPLDCPLD的的I/OI/O单单元元（Input/Output Input/Output CellCell，IOCIOC），是是内内部部信信号号到到I/OI/O引引脚脚的的接接口口部部分分。根根据据器器件件和和功功能能的的不不同同，各各种种器器件件的的结结构构也也不不相相同同。由由于于阵阵列列型型器器件件通通常常只只有有少少数数几几个个专专用用输输入入端端，大大部部
22、分分端端口口均均为为I/OI/O端端，而而且且系系统统的的输输入入信信号号通通常常需需要要锁锁存存。因因此此I/OI/O常常作作为为一一个个独独立立单单元元来来处处理。理。2 2、可编程、可编程I/OI/O单元（单元（IOCIOC） 可可编编程程内内部部连连线线的的作作用用是是在在各各逻逻辑辑宏宏单单元元之之间间以以及及逻逻辑辑宏宏单单元元和和I/OI/O单单元元之之间间提提供供互互连连网网络络。各各逻逻辑辑宏宏单单元元通通过过可可编编程程连连线线阵阵列列接接收收来来自自输输入入端端的的信信号号，并并将将宏宏单单元元的的信信号号送送目目的的地地。这这种种互互连连机机制制有有很很大大的的灵灵活活
23、性性，它它允允许许在在不不影影响响引引脚脚分分配配的的情情况下改变内部的设计。况下改变内部的设计。3 3、可编程内部连线（、可编程内部连线（PIAPIA）6.2.3 FPGA6.2.3 FPGA的的结构和基本原理构和基本原理 FPGAFPGA出出现现在在2020世世纪纪8080年年代代中中期期，与与阵阵列列型型PLDPLD有有所所不不同同，FPGAFPGA由由许许多多独独立立的的可可编编程程逻逻辑辑模模块块组组成成，用用户户可可以以通通过过编编程程将将这这些些模模块块连连接接起起来来实实现现不不同同的的设设计计。FPGAFPGA具具有有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。更高的
24、集成度、更强的逻辑实现能力和更好的设计灵活性。 FPGAFPGA器件具有高密度、高速率、系列化、标准化、器件具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。次反复编程，并可现场模拟调试验证等特点。FPGA是现场可编程门阵列（是现场可编程门阵列（ Field Programmable Gate Array ）的简称，）的简称，80年代年代中期由美国中期由美国Xilinx公司首先推出，是一种大规模公司首先推出，是一种大规模可编程数字集成电路器件它能使用户借助计可编程数
25、字集成电路器件它能使用户借助计算机自行设计自己需要的专用集成电路芯片，算机自行设计自己需要的专用集成电路芯片，在计算机上进行功能仿真和实时仿真，及时发在计算机上进行功能仿真和实时仿真，及时发现问题，调整电路，改进设计方案现问题，调整电路，改进设计方案 FPGAFPGA由由可可编编程程逻逻辑辑块块（CLBCLB）、输输入入/ /输输出出模模块块（IOBIOB）及及可可编编程程互互连连资资源源（PIRPIR）等等三三种种可可编编程程电电路路和和一一个个SRAMSRAM结结构构的的配配置置存存储储单单元元组组成成。CLBCLB是是实实现现逻逻辑辑功功能能的的基基本本单单元元，它它们们通通常常规规则则
26、地地排排列列成成一一个个阵阵列列，散散布布于于整整个个芯芯片片中中；可可编编程程输输入入/ /输输出出模模块块（IOBIOB）主主要要完完成成芯芯片片上上的的逻逻辑辑与与外外部部引引脚脚的的接接口口，它它通通常常排排列列在在芯芯片片的的四四周周；可可编编程程互互连连资资源源（IRIR）包包括括各各种种长长度度的的连连线线线线段段和和一一些些可可编编程程连连接接开开关关，它它们们将将各各个个CLBCLB之之间间或或CLBCLB与与IOBIOB之之间间以以及及IOBIOB之之间间连连接接起起来，构成特定功能的电路。来，构成特定功能的电路。FPGAFPGA的基本结构图的基本结构图1 1、FPGAFP
27、GA的基本结构的基本结构 （1）CLB：（2）IOB:分布于芯片中央，实现规模不大的组合、分布于芯片中央，实现规模不大的组合、时序电路。时序电路。分布于芯片四周，实现内部逻辑电路与分布于芯片四周，实现内部逻辑电路与芯片外部引脚的连接。芯片外部引脚的连接。（3）IR：包括不同类型的金属线、可编程的开关包括不同类型的金属线、可编程的开关矩阵、可编程的连接点。经编成实现矩阵、可编程的连接点。经编成实现CLB之之间，间，CLB与与IOB之间的连接。之间的连接。（4）SRAM:存放存放CLBCLB、IOBIOB以及互连开关的编程数据。断电时，以及互连开关的编程数据。断电时，SRAMSRAM信信息丢失，息
28、丢失，FPGAFPGA不能实现任何功能。每次通电时，需给不能实现任何功能。每次通电时，需给SRAM“SRAM“装载装载” ”信息，自动完成。信息存放在信息，自动完成。信息存放在EPROMEPROM。SRAMSRAM的特点：可靠，抗干扰能力强，综合测试能力强。的特点：可靠，抗干扰能力强，综合测试能力强。FPGA内内SRAM单元单元QQT读读/写写数据数据组态组态控制控制 CLBCLB主要由逻辑函数发生器、触发器、数据选择器等电路组主要由逻辑函数发生器、触发器、数据选择器等电路组成。成。逻辑函数发生器主要由查找表逻辑函数发生器主要由查找表LUT(look up table)LUT(look up
29、table)构成构成函数发生器基于查找函数发生器基于查找表单元：表单元：可编程逻辑块（可编程逻辑块（CLB） PIRPIR由由许许多多金金属属线线段段构构成成，这这些些金金属属线线段段带带有有可可编编程程开开关关，通通过过自自动动布布线线实实现现各各种种电电路路的的连连接接。实实现现FPGAFPGA内部的内部的CLBCLB和和CLBCLB之间、之间、CLBCLB和和IOBIOB之间的连接。之间的连接。 XC4000XC4000系系列列采采用用分分段段互互连连资资源源结结构构，按按相相对对长长度可分为单长线、双长线和长线等三种。度可分为单长线、双长线和长线等三种。 IOBIOB主主要要由由输输入
30、入触触发发器器、输输入入缓缓冲冲器器和和输输出出触触发发/ /锁锁存存器器、输输出出缓缓冲冲器器组组成成，每每个个IOBIOB控控制制一一个个引引脚脚，它它们可被配置为输入、输出或双向们可被配置为输入、输出或双向I/OI/O功能。功能。输入输入/输出模块（输出模块（IOB） 可编程互连资源（可编程互连资源（可编程互连资源（可编程互连资源（PIRPIR）CPLDFPGA内部结构 ProducttermLookup Table程序存储 内部EEPROMSRAM，外挂EEPROM资源类型 组合电路资源丰富触发器资源丰富集成度低高使用场合 完成控制逻辑能完成比较复杂的算法速度慢快其他资源EAB，锁相环
31、保密性可加密一般不能保密2 2、 CPLD CPLD与与FPGAFPGA的区别的区别lFPGAFPGA采采用用SRAMSRAM进进行行功功能能配配置置，可可重重复复编编程程，但但系系统统掉掉电电后后，SRAMSRAM中中的的数数据据丢丢失失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。lFPGAFPGA器件含有丰富的触发器资源，易于实现时序逻辑器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结
32、合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。lFPGAFPGA为细粒度结构，为细粒度结构，CPLDCPLD为粗粒度结构。为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。lFPGA为非连续式布线，为非连续式布线，CPLD为连续式布线。为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线走的路线不同不同，因此延时不易控制延时不易控制，要求开发软件允许工程
33、师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品3 3、大的、大的PLDPLD生产厂家生产厂家6.3 可可编程程逻辑器件的开器件的开发步步骤原理图/HDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载 2、JTAG方式下载方式下载 3、针对、针对SRAM结构的配置结构的配置 4、OTP器件编程器件编程 功能仿真功能仿真应用应用FPGA/CPLD的的EDA开发流程开发流程:下载线及下载下载线及下载板电路板电路用户板电路设用户板电路设计计通常，将对通常，将对CPLDCPLD的的下载称为下载称为编程编程( (ProgramProgram) )，对，对FPGAFPGA中的中的SRAMSRAM进行进行直接下载的方式称为直接下载的方式称为配置配置( (ConfigureConfigure) )
